PrimeYield

硅前设计良率分析解决方案

新思科技 PrimeYield 工具是业界最快的硅前设计良率分析解决方案,该解决方案是由专利的快速统计方法和先进的机器学习技术加速而实现的一项突破。

它提供比现有解决方案快 100 -1000 倍的设计良率分析和优化,可扩展到具有数十亿晶体管的量产系统级芯片 (SoC),使芯片设计者能够将设计良率优化左移至硅前设计阶段。

PrimeYield 功能

PrimeYield 创新的快速统计引擎利用行业黄金标准 PrimeTime® 签核和 HSPICE® 仿真工具的核心引擎。它同时使用机器学习技术,克服了以前因周转时间长而无法进行全面硅前良率统计分析的挑战,从而能够对任何尺寸的设计进行硅前设计良率分析和优化。

将良率作为第四个设计质量指标,即包括 PPAY(功耗、性能、面积和良率),Fusion Design Platform™ 可以提供速度更快、功耗更低和成本效益更高的芯片设计。

在机器学习技术的加速下,PrimeYield 解决方案在几分钟内以 HSPICE 精度对关键时序路径进行了快速 Monte Carlo 统计仿真,而无需花费完全统计仿真所需的数天或数周。利用统计相关模型的专利参数良率分析,支持对具有数十亿个单元的大规模芯片进行统计良率分析和优化,这一分析之前只适用于几十个单元。

PrimeYield 能够快速识别和驱动对影响良率单元的优化,这些影响源自统计相关性和对各种设计变化(如供电电压下降或制造变异性)的敏感性,同时 PrimeYield 使用行业标准输入可立即进行部署。

全芯片参数化良率分析

基于 Monte Carlo 统计仿真的参数化设计时序良率分析可确定良率热点,以进行大规模芯片良率优化

设计良率稳定性分析

发现由工艺、电压和其他设计变化引起的影响良率的单元,并推进优化

关键路径仿真

快速 Monte Carlo 统计路径仿真,可在几分钟内达到 HSPICE 精度,包括提供 high-sigma 精度支持