Platform Architect

SoC 架构分析和性能及功耗优化

虽然电子表格适合汇总数据，但是静态电子表格计算不够精确，不足以估计性能和功耗，也无法做出设计决策

需要动态仿真。传统的 RTL 仿真速度太慢，缺乏可配置性和可见性来分析性能。另外，RTL 可能根本不可用。风险包括设计过度、设计不足、成本增加、时间延迟和重制。

使用多核优化技术的 Synopsys Platform Architect 为架构和系统设计人员提供 SystemC TLM 工具和高效的方法，用于多核 SoC 架构的早期分析和优化，以提升性能和功耗。为了加速架构设计，还要利用架构设计模型和 CoStart 支持服务。

下载数据手册

Platform Architect

亮点

多核系统的软硬件分割和优化
SoC 互联和存储子系统性能及功耗优化
使用流量发生器和周期精确 TLM 互联模型进行高效探索
用于根本原因分析的活动、性能和功耗的统一视图
电子表格输入/电子表格输出灵敏度分析
使用周期精确的 TLM 处理器模型进行软硬件验证
IEEE 1666-2011 SystemC TLM-2.0 基于标准的环境

Synopsys Platform Architect 是基于 SystemC TLM 标准的图形环境，用于捕获、配置、模拟和分析多核系统和新一代 SoC 架构的系统级性能和功耗。Platform Architect 使系统设计人员能够探索和优化 SoC 基础架构（特别是全局互联和内存子系统）的软硬件分区和配置，以达到合适的系统性能、功耗和成本。

Platform Architect 高效的周转时间、强大的分析视图和可用模型使其成为基于 ARM AMBA 的 SoC 系统级分析和优化的理想选择。Platform Architect 是全球领先的系统 OEM 和半导体公司使用的嵌入式系统架构的生产验证解决方案。

分析和优化

多核系统的软硬件分割和优化
Platform Architect 使用多核优化技术，让架构人员能为他们的终端产品应用创建任务驱动工作量模型，以用于早期架构分析。

通用任务模型可轻松配置，用来创建应用的 SystemC 性能模型，其称为任务图
通过使用任务图，并行应用任务的性能工作量就能映射到虚拟处理部件 (VPU) 的任务驱动流量发生器中
仿真和任务分析能在应用软件尚未可用之时，优化软硬件分割以获得理想系统性能
任务图作为任务驱动的流量发生器可完全重复使用，与记录驱动的流量发生器相结合，用于互联和存储器子系统的性能优化

使用记录驱动的流量发生器的互联和存储器子系统性能优化
记录驱动的流量发生器可让架构人员专注于应对与主干 SoC 互联和整体存储子系统的优化和性能验证相关的挑战。

使用流量发生器对动态应用工作量进行建模，从而在提供软件之前就能完成系统性能和功耗的早期测量
仿真扫描可按参数收集分析数据，探索各种架构配置下的所有流量情况
用于分析可视化的强大工具可提供图形化传输追踪和统计分析视图，使您能够找到瓶颈、确定其根本原因，并检查系统性能和功耗对单个或结合参数设置的灵敏度
其结果将生成一套可执行的设计规范，以仔细规划配置 SoC 互联和存储器子系统，从而在所有操作条件下，都能够支持所有 SoC 组件的延时、带宽和功耗要求

使用处理器模型和关键软件进行软硬件性能验证
探索之后，候选架构的模型将被改进，以周期精确的处理器模型取代记录驱动和任务驱动的流量发生器。

从而使架构人员能够利用可用的性能关键软件对候选架构进行验证
软件和硬件分析视图可一同显示，提供独特的系统级可视性，从而对性能和功耗进行测量并确定是否达到目标

SystemC

全面的基于 IEEE 1666-2011SystemC TLM-2.0 标准的环境
Synopsys Platform Architect 是原生的 SystemC 环境，完全兼容 IEEE 1666-2011 SystemC TLM-2.0 语言参考手册 (LRM)。支持包含混合层次抽象模型的组装、仿真和分析，其中包括：

使用 IEEE 1666-2011 TLM-2.0 和 Accellera Systems Initiative (ASI) TLM 等行业标准的 SystemC 事务级模型，以及适用于高可重用性 TLM-2.0 外设建模的开放的 Synopsys SystemC Modeling Library (SCML) API 库
将 SystemC / HDL 协同仿真与 Synopsys VCS 和其他第三方 HDL 仿真环境混合仿真，可以重用 RTL 内存控制器和其他 IP 组件
此外，在 Platform Architect 中用于架构分析的模型可以根据情况重用，以加快创建 Synopsys 虚拟原型的虚拟平台，用于软件开发和软件驱动验证