SpyGlass 平台使用许多先进的算法和分析技术,在 设计流程之初的 RTL 阶段就可以洞察有关设计。它的功能类似于设计工程师和管理人员的交互式指导系统,为复杂的 SoC 找到最快最经济的实施途径。
Synopsys Wins Multiple 2020 World Electronics Achievement Awards
Synopsys 发布下一代 VC SpyGlass RTL 静态签核平台
AI and Formal: A Winning Formula to Accelerate Verification Progress
應用 RDC “跨重置電路域” 檢查技術來避免電路重新設計風險
形式验证介绍(中文)
VC Formal SIG Asia-Pacific -Available On Demand
VC SpyGlass CDC:基于约束的跨时钟域验证
VC SpyGlass RDC:跨复位域的彻底验证
VC SpyGlass Lint:提早自动检测设计问题
VC SpyGlass RDC: Exhaustive Verification of Reset Domain Crossings
SNUG 2019 年验证午餐会
DVCon 2019 年验证午餐会
InFormal Chat ——了解 VC Formal 的最新消息
Formal 英文版免费电子书
文章 博客 数据手册 活动 新闻 视频 网络研讨会 白皮书