VC LP

新一代低功耗静态检查解决方案

为了能够支持当今各种电子产品(从移动设备到服务器、网络等)日益增长的先进电源管理需求,SoC 设计采用了低功耗设计技术。先进的低功耗技术,比如电源门控、保持模式、低电压待机和动态电压调节 (DVS) 等,采用电压控制以实现精细的电源管理并得到越来越普遍的采用。由于低功耗设计架构和行为的性质,低功耗验证的复杂性比电源常开时的验证具有更高的挑战性,差异可达指数级别。原生低功耗仿真和先进的低功耗静态验证和签核必须能够应对增加的复杂性,并且仍然实现所有验证目标。

低功耗设计的静态检查挑战

先进的意图驱动的低功耗设计流程需要完整、快速地检查设计流程中每个阶段的低功耗实施和行为的有效性。此外,分析、调试和修复违规必须简单而高效,以便有效地让设计人员在设计流程早期消除可能毁掉设计的低功耗缺陷。
 
低功耗 SoC 设计划分为多个电源域,这些电源域可以由一个或多个低功耗设计技术分别控制,而验证的复杂性会随着电源域的数量呈指数上升。此外,越来越严格的电源要求使得有必要使用多个电源电压,因此从另一维度增加了验证的复杂性。最后,低功耗设计通常在多种模式下运行,每种模式对应一个或多个电源状态——从第三维度增加了复杂性。低功耗设计的全面验证不仅仅需要对所有电源域、电源电压的所有组合以及所有电源状态和模式进行验证,在设计从一个操作模式转换为另一个操作模式时,还需要验证电源状态的具体转换和转换顺序。在这些无比复杂情境下产生的一个缺陷就可能引发芯片功能故障。
 
低功耗设计技术在设计流程的不同阶段,增加了新的设计元件。RTL 中可能存在违反低功耗设计原则的架构设计漏洞。隔离单元通常会通过逻辑综合自动加入。保持寄存器的连接需要在逻辑综合后进行验证,并在布局布线后再次进行验证。多电压设计需要合适的电源和接地引脚连接到指定的电源网格。必须在设计流程的所有阶段全面运行低功耗静态检查,以便在所有这些情况下准确地验证设计实施和行为的正确性。 

功能与优势

  • 功耗意图一致性检查: 对 UPF 执行语法和语义检查,有助于在实施之前验证 UPF 的 一致性。错误的功耗意图将导致错误的低功耗设计 实施。UPF 一致性检查可确保推动低功耗 实施的功耗意图规格在语法和语义方面正确无误。
  • 架构检查: 全面检查 RTL 是否存在违反功耗架构规则的信号。VC LP 会对 设计作整体性验证,针对不同的电源模式检查设计中的关键信号网络。这些 检查有助于在设计周期早期找出与连接相关的、会引发功能问题的漏洞。
  • 结构以及电源和接地 (PG) 检查: 在 从最初的逻辑综合到布局布线的整个实施流程中验证隔离单元、 电源开关、电平移位器、保持寄存器和常开单元的插入和连接。
  • 功能检查: 检查隔离单元和电源开关功能的正确性。经产品化验证的、对工业标准 IEEE 1801 统一功率格式 (UPF)  功耗意图最 准确的支持。
  • 层次化电源状态分析:  自动提取层次化电源状态表可使包含大量电源域的设计获益。VC LP 了解功耗意图,能够 将大量电源状态删减为少量不同的电源状态,从而减少了用于指定并 验证所有电源状态、转换和顺序的工作量。
  • 复杂的电源状态表调试: 与层次化电源状态分析相关,VC LP 让用户 有能力了解,并在必要时能够调试所得到的复杂的电源状态表。