DesignWare 晶粒间 PHY IP 解决方案

MCM 基板或硅中介层

概览

Synopsys的DesignWare® Die-to-Die IP解决方案包括具有领先功耗、性能和面积的PHYs,用于针对超大规模数据中心、AI和网络应用的高性能计算SoC芯片。PHYs采用先进的FinFET工艺,具有高度的灵活性和可配置性,无论何种目标封装技术,都能使数据吞吐量密度达到2Tbps/mm边缘的水平。USR/XSR PHY IP采用每通道高达112Gbps的高速SerDes 技术构建超短距链路连接。HBI(高带宽互连)PHY IP则利用宽并行总线技术,提供4Gbps/pin低延迟的Die-to-Die连接。

Design Ware Die-to-Die PHY IP的先进性

您能听到Synopsys的DesignWare Die-to-Die PHY IP的最新信息,基于SerDes的112G USR/XSR接口和基于并行的HBI接口的最新信息。该IP采用先进的FinFET制程,满足高性能计算SoCs的功耗、带宽和延迟需求,这些高性能计算SoCs针对超大规模数据中心、AI和网络应用。