- 设计与验证
- 产品
- 解决方案
- 资源
- 服务
- 社区
- 培训
< 设计与验证
设计与验证
< 产品
< 产品
< 产品
< 解决方案
< 解决方案
< 解决方案
Optical Design Solutions
Lighting Simulation Software
Optical Design Software
Automotive Lighting Design Software
< 解决方案
< 解决方案
Photonic Solutions
RSoft Photonic Device Tools
Photonic System Tools
PIC Design Software
OptoCompiler
< 设计与验证
< 服务
System Design Solutions
SoC Design
Functional Safety Services
Arm 核硬化与优化处理
方法咨询 & 流程 部署
物理设计&帮助
托管协作服务
< 设计与验证
< 社区
社区
社区概况
< 社区
< 设计与验证
培训
训练与教学
< IP核
IP核
< 产品
< 产品
< 产品
模拟 IP
数据转换器
< 产品
< 产品
< 产品
< IP核
技术通报
< IP核
成功案例
< IP核
新闻
< 资源
< 软件安全
软件安全
< 工具与服务
平台
Polaris平台
< 培训
< 培训
产品课程
< 培训
Community
< 资源
博客
< 软件安全
客户
< 合作伙伴
成为合作伙伴
< 软件安全
Blog
< 关于我们
关于我们
< 关于我们
关于我们
关于我们
< 关于我们
社区
社区
< 关于我们
投资者关系
投资者关系
< 新闻中心
< 关于我们
新闻中心
新闻中心
< 关于我们
资源
资源
< 招贤纳士
< 关于我们
招贤纳士
招贤纳士
DesignWare 多协议 PHY
概览
Synopsys DesignWare® 多协议 32G、25G PHY、16G PHY、10G PHY 和 6G PHY 使设计人员能够设计出满足带宽不断增高和功耗不断降低的需求，并支持企业和消费类应用所需的多接口协议功能。经过硅验证的多协议 PHY 旨在解决不断增长的性能/功耗权衡难题，使设计人员能够在其片上系统 (SoC) 中轻松集成多种协议和电气规格，包括 PCI Express、计算快速链路（Compute Express Link，简称 CXL）、加速器缓存一致性互连 (CCIX)、SATA、以太网和其他行业标准互连协议。
Synopsys and Intel Full System PCIe 5.0 Interoperability Success
Demo: Low-Power Machine Learning Inference with ARC EM9D Processor IP
Demo: Inuitive NU4000 SoC with ARC EV Processor Running SLAM and CNN
Demo: Combining SLAM and Object Detection with ARC EV Processor IP
AI SoC Chats: Host Processor Interconnect IP for AI Accelerators