EDA工具
System
IP
SolvNetPlus
培训中心
Design Compiler Graphical
为更快的物理实施创造良好开端
在持续提供创新性综合技术的趋势下，Design Compiler® Graphical 提供了卓越的成果质量并简化流程，以获得更加快速且更加可预测的设计实现。Design Compiler Graphical 使用高级优化和准确的网络延迟建模，将布局后时序速度提高 5%。它还扩展了 DC Ultra™ 拓扑技术，为 IC Compiler 提供物理指导，将综合和布局之间的时序和面积一致性缩紧到 5%，同时将 IC Compiler 布局速度提高 1.5 倍。
优势
- 通过高级优化，使时序 QoR 提升 10%
- 为 IC Compiler 提供物理指导，将时序、面积和功耗的一致性缩紧到 5% 以内，并将布局速度提高 1.5 倍
- 前后综合时准确的拥塞预测和拥塞驱动的优化简化了布线工作
- 对新旧设计中较小的面积执行门到门优化，同时保持时序结果质量 (QoR)
- 在 RTL 以及原理图、时序报告和物理视图等设计视图之间执行交叉探查，加快调试
- 早期物理可视性和调试有助于在物理实现之前发现版图问题
- 版图规划探索可加快设计收敛，以便获得理想版图规划
- 在四核计算服务器上将运行速度提高 2 倍
- 并行多角多模 (MCMM) 综合
