适用于高性能信号处理 SoC 设计的 DSP

DesignWare ARC 处理器内核

使用 ARC VPX DSP 处理器 IP 将 NLP 移动到终端

智能扬声器和语音控制设备正在通过自然语言处理 (NLP) 更好地了解请求。此演示展示了 ARC VPX DSP 处理器 IP 如何将 NLP 从云端移动到嵌入式终端设备,以实现优异的延迟和出色的能效。

面向数据主导型世界的新一代 DSP 架构

DesignWare® ARC® VPX DSP 系列针对嵌入式工作负载的独特功率、性能和面积 (PPA) 要求进行了优化,例如物联网传感器融合、雷达和激光雷达处理、发动机控制、语音/言语识别、自然语言处理和其他终端 AI 应用。VPX 处理器基于增强型 ARCv2DSP 指令集,在 128 位(VPX2、VPX2FS)和 256 位(VPX3、VPX3FS)矢量字上运行,根据相同的超长指令字 (VLIW)/单指令多数据 (SIMD) 架构补充现有的 512 位 VPX5 和 VPX5FS。

安全增强型 ARC VPXxFS 处理器集成了硬件安全特性,包括针对内存和接口的纠错码 (ECC) 保护、安全监测器和锁步机制,有助于设计人员达到最严格的 ISO 26262 ASIL B、ASIL C 和 ASIL D 功能安全合规水平。

VPX 处理器由 Synopsys ARC MetaWare 开发工具包支持,可提供专门优化 VPX 硬件架构的可变矢量长度软件编程模型。MetaWare 编译器的自动矢量化功能将顺序代码转换为矢量操作可实现最大吞吐量。

ARC 开发工具和软件

产品及许可选项

选项

支持 ARC VPX 处理器

矢量浮点单元 (VFPU)

VPX2VPX2FSVPX3VPX3FS、 VPX5VPX5FS

实时追踪

VPX2VPX2FSVPX3VPX3FSVPX5VPX5FS


ARC 处理器经过优化,可实现嵌入式 SoC 行业最佳的性能/功耗/面积 (PPA) 效率。

  • 通过同时访问指令和数据存储器来实现更高性能的哈佛架构
  • 高速管道设计可实现最大功耗效率
  • 32 位 RISC 引擎提供 16 位/32 位混合指令集,提高代码密度

ARC 处理器具有高度可配置性,使设计人员能够优化 SoC 上每个处理器实例的性能、功耗和面积。

  • 添加或去除硬件功能,以便针对目标应用优化内核,杜绝浪费
  • ARChitect 向导具有内核拖放配置功能

ARC Processors EXtension (APEX) 技术使用户可以自定义其处理器实施程序。

  • 添加用户定义的指令以加速软件执行并减小代码的大小,从而降低能耗和存储器需求
  • 将存储器和外围设备紧密耦合到处理器,无需额外的总线基础架构,从而缩小面积和降低延迟,并提高系统级性能