DesignWare ARC 处理器芯核


“经过一次又一次的设计之后,我们发现 Synopsys ARC 处理器可以实现我们需要的性能、能耗和面积。” ~ Amlogic

加速开发高效性能的 SoC

Synopsys 的 DesignWare® ARC® 处理器是 32 位 CPU,经 SoC 设计人员的优化,可满足各种不同用途的需求,从各类细分市场深度嵌入式应用到高性能主机应用,不一而足。设计人员可利用可综合来定制各个 ARC 核实例,使产品各不相同,以满足特定性能、功耗和面积的要求。DesignWare ARC 处理器还具有可延展性,可让设计人员添加自己的定制指令,从而大大提高性能。 全球已有超过 225 家客户使用 Synopsys ARC 处理器,这些客户每年总共产出 19 多亿块基于 ARC 的芯片。

所有 DesignWare ARC 处理器芯核均采用 16/32 位 ISA,后者可为嵌入式和主机 SoC 应用提供卓越性能和代码密度。RISC 微处理器芯核可综合,并且可以任何铸造或工艺形式实现,同时还可以得到商业与开源工具构成的全套生态系统的支持。

DesignWare ARC 处理器得到了包括商业和开源软件工具、操作系统以及中间件在内的广泛的生态系统支持。支持者包括业内领先的供应商(ARC Access Program 的成员),同时 embARC Open Software Platform 网站则提供了一个综合性的免费开源软件套件。

跳转至: 市场、 PPA 效能、 可配置性、 可扩展性、 APEX 接口

市场

Synopsys 的 DesignWare® ARC® 处理器拥有广泛的产品组合,包括节能特性到高性能芯核的 32 位 CPU,经 SoC 设计人员的优化后,可满足各种不同用途的需求,包括嵌入式和深度嵌入式应用,不一而足。设计人员可利用专利保护的配置技术来定制各个 ARC 处理器实例,使产品各不相同,以满足移动设备、IoT、数字家居、车用、工业用及储存应用的特定性能、功耗和面积的要求。 

性能、功耗和面积 (PPA) 效率

ARC 优势:利用最小的面积和功耗达到最高性能

ARC 处理器内核经过优化,可实现嵌入式 SoC 行业最佳的性能/功耗/面积 (PPA) 效率。针对功耗敏感的嵌入式应用程序全新设计,ARC 处理器采用 Harvard 架构,通过同时进行的指令和数据存储器访问实现更高性能,并通过高速标量流水线实现最大功率效率。32 位 RISC 引擎提供 16 位/32 位混合指令集,提高嵌入式系统中的代码密度。

ARC 的高度可配置性和指令集架构 (ISA) 可扩展性使其具备了行业最佳的 PPA 效率。设计师能够添加或去除硬件功能,以便针对目标应用优化内核的 PPA - 杜绝浪费。ARC 用户还能够对内核添加自定义指令和硬件加速器以及紧密连接的存储器和外设,同时在处理器和系统级别上大幅提高性能和功率效率。

完整而可靠的商业和开源工具链专门针对 ARC 处理器进行优化,为 SoC 设计师提供了所需的开发环境,用来高效地开发满足所有 PPA 目标的基于 ARC 的系统。

可配置性

ARC 优势:仅实现您需要的硬件,以便优化 PPA

ARC 处理器具有高度可配置性,使设计师能够仅实现自己需要的硬件,从而优化 SoC 上每个处理器实例的性能、功耗和面积。ARChitect 向导具有内核拖放配置功能,包括以下方面的选项

  • 指令、程序计数器和循环计数器宽度
  • 寄存器文件大小
  • 计时器、重置和中断
  • 字节排序
  • 存储器类型、大小、分区、基地址
  • 电源管理、门控时钟
  • 端口和总线协议
  • 乘法器、除法器和其他硬件功能
  • 可获许可的组件,如存储器保护装置 (MPU)、浮点运元 (FPU) 和实时跟踪 (RTT)
  • 添加/删除指令

可扩展性

ARC 优势:添加用户定义的指令,以便加快代码执行并降低功耗

ARC 处理器扩展套件 (APEX) 技术使 ARC 用户可以轻松地对处理器添加自定义硬件,从而针对目标应用大幅提高性能和/或降低功耗。ARC 处理器支持以下扩展:

  • 用户定义的指令
  • 用户提供的硬件(例如 Verilog RTL)
  • 内核寄存器
  • 辅助寄存器
  • 条件和状态代码
  • 存储器映射块和紧密连接的外设

ARC 处理器扩展套件可使用户大幅改善性能、功耗和面积。例如,用户定义的指令可加快软件执行速度,使同样的代码运行的周期数大大减少(或者能利用同样的能量执行更多操作),这样可降低时钟频率要求,从而减少能耗。这还减小了代码尺寸,降低内存要求,从而节约更多成本和耗能。 

APEX 接口还可以让 ARC 用户将存储器和外设紧密连接到处理器,因此无需额外的总线基础架构。由此所得的"无总线"设计可进一步减少面积和延迟,在降低成本的同时,提高系统级别性能。

文章