Proteus 

フルチップのマスク合成 

概要
Proteusは、近接効果補正用のモデル構築、そのモデルを用いたフルチップでの近接効果補正、および補正前後のICレイアウトパターン上の近接効果解析などを実施するための、包括的で高性能な環境を提供します。 Proteusマスク合成製品(図1)は最先端のIDMおよびファウンドリにて最適なツールとして10年以上にわたる実績があります。

Proteusパイプライン・テクノロジは、CPU使用率を最大化した、完全にコンカレントなテープアウト・フローを実現します。これは連続的な製造フローからの大きな飛躍です。連続的な製造フローでは、後工程を開始するにあたって、ポストOPC(光近接効果補正)の完全なデータベースが必要とされていました。 Proteusは、フィールドベースのシミュレーションとフラッシュベースのシミュレーションの長所を兼ね備えたデュアル・ドメインのシミュレーション・エンジンを採用し、設計パターン密度の疎密に関わらず、いずれの設計においても、極めて高精度なOPC結果と開発期間の短縮を実現します。 Proteusの処理のプログラム化とアプリケーションのモジュール化により、最良の柔軟性と、お客様の大切なIPの確実な保護を両立します。

データシートのダウンロード
主な特長
  • 実績ある性能と優れたQoR
  • 完全にパイプライン化されたテープアウトフローにより、高価なハードウェアリソースを効率的に活用
  • 高精度で操作性に優れた、柔軟なモデリング環境
  • 実績ある包括的なRETアプリケーションスイート
  • Proteus LRC次世代リソグラフィ検証
  • Proteus製造ツールに組み込まれたSentaurus Lithographyの精密なシミュレーション・インターフェイス
  • 最適化された汎用ハードウェアを使用することで総所有コストを最小化
  • 独自の方法で製造情報を設計にリンクするコアテクノロジ


図1: Proteus: フルチップのマスク合成スイート

実績ある性能と優れたQoR
デュアルドメインのシミュレーションを採用しているため、フィールドベースのシミュレーションとフラッシュベースのシミュレーションという2つの強力なシミュレーション・アルゴリズムを1つのプラットフォームで選択できるという柔軟性を備えています。 また、あらゆるプロセス・ノードおよびパターン密度において最速のシミュレーションを実現します。

フィールドベースのエンジンでは、空間周波数領域でシミュレーションを実行し、フィールド全体を一度に計算します。 このシミュレーションはあらゆる箇所で実行されるため、高密度のシミュレーションを必要とする場合に最適です。 フラッシュベースのシミュレーションは、実空間領域で実行され、密度が疎な場合のシミュレーションに最適です。 この2種類のシミュレーション(図2)が備わっているので、ユーザーは自分のテクノロジおよびフローに応じて最適なシミュレーションを柔軟に選択することができます。

モデルとレシピをフラッシュベース形式からフィールドベース形式に変換するための手間はほとんどなく、使いやすいグラフィカル・ユーザー・インターフェイスで数回クリックするだけで済みます。 新たなキャリブレーションやシリコン検証は不要です。 これまでのテクノロジーノードで得られた知見を再利用しつつ、今のそのプロセス・ノードおよびパターン密度での最速のシミュレーション・アルゴリズムを選択することによって、最大の投資収益率が得られます。


図2: デュアルドメインのシミュレーション。 フィールドベースのシミュレーションとフラッシュベースのシミュレーションという2つの強力なシミュレーション・アルゴリズムを1つのプラットフォームで選択できるという柔軟性を備えています

完全にパイプライン化されたテープアウト・フローにより、高価なハードウェア・リソースを高度に活用
業界でもユニークなProteusパイプライン・テクノロジ(図3)では、革新的なコンカレント・データプロセスモードを使用して計算リソースを均等に分散し、そのためI/Oレイテンシー効果は同期処理の遅延に隠れて些末化します。 データおよび計算タスクがクラスタ・リソース間で分散されるため、超解像技術(RET)、OPC、マスクルール・チェック(MRC)、リソグラフィ・ルール・チェック(LRC)、マスクデータ・プレパレーション(MDP)、ユーザー個別仕様に応じたカスタムレイヤー操作などの工程がコンカレント処理化できます。 これにより、マスク・テープアウトの開発期間(TAT)の短縮とハードウェア使用効率の向上というメリットがもたらされます。これまでのフローでは、マスク・テープアウト・フローの各ステージで、次のステージに移行する前にデータベース全体を生成する必要がありました。 いずれの時点でもデータベース全体を保持する必要がないので、クラスタ・メモリのフットプリントが大幅に削減されます。

Proteusパイプライン・テクノロジの利点:
  • マスク・テープアウトの開発期間(TAT)の短縮
  • ハードウェア使用効率の向上
    • すべてのProteusアプリケーションおよびCATSアプリケーションのコンカレント処理
    • 工程間のI/0処理と階層管理処理を排除
  • クラスタ・メモリのフットプリントを削減
  • プログラム処理ができるにも関わらず、使い易さも両立可能な、手間のかからないジョブフロー環境
  • テンプレートに対応したMRC向け環境
  • プリOPC、OPC、ポストOPCのすべてのジョブのカスタマイズが単一レシピとレイヤー操作(Proteus MLO)だけで実現可能


図3: Proteusパイプライン・テクノロジ: 完全にパイプライン化されたテープ・アウトフローによるCPU使用効率の最大化、
メモリ・フットプリントの削減、および、開発期間の大幅な短縮

並列処理がスケーラビリティの高い分散処理と効率的な階層を伴ったことにより、所望の目標開発期間の達成が可能に
Proteus製品群は短TAT実現のため、複数CPU上で動作するよう工夫されています。 サイクルタイムを短縮するために、大規模な設計データベースを分割し、複数CPUに分散し、それらで同時処理します。 目標の開発期間に応じて必要な数だけCPUを選択できる柔軟性があります。 またProteusは、効率性の高い階層処理による開発期間短縮を他に先駆けて実現しました。 補正の冗長性の効果的な切り詰めと補正データの膨張の頭打ち化により、仕様通りの開発期間を達成します。 メモリや多数の反復ブロックを使用する設計は、Proteus階層処理の多大な恩恵を得ます。

高度に分散した並列アーキテクチャによるモデル回帰工程の高速化
先端プロセス・ノードでは、高精度モデルを実現するために、光やレジストに関する多数のパラメータを適正に調整する必要があります。 ProGenは複数CPUの並列処理をサポートし、高精度なモデルの高速作成を実現します。 Progenは、ほぼ直線的なスケーラビリティを備え、回帰処理に要する時間を並列処理によって37倍以上短縮します。 その結果、モデルの回帰工程に要する時間が大幅に短縮されます(図4)。


図4: ProGenにおける分散回帰工程のスケーラビリティ

最高精度のモデリングのための、操作性に優れ、かつ柔軟なコンピュータ環境

物理ベースのモデリングによる信頼性と予測性の高いモデル群
ProGenのコンパクトなモデルは物理の第一原理に基づいており、そのことが、高精度で予測可能なモデルの構築のための最良の手段となっています。 さらに、ProGenは厳密リソグラフィ・シミュレーションの業界標準であるSentaurus Lithographyとのシームレスなインターフェイスを備えています。

モデルのキャリブレーションとレシピ調整の自動化
Proteus WorkBenchに含まれているProGen Model Calibrator(PMC)モジュールは、業界内で最も高度に自動化されたモデル・キャリブレーション・ユーティリティです(図5)。 PMCは、一行一行プロンプトを出しながら、リソグラフィ工程およびシリコン構造の測定に関する情報の入力を促すことによって、ユーザーを段階的に誘導します。 PMCはこの情報を利用し、ツールに組込まれたモデリングのベスト・プラクティスと専門知識を適用して、OPC、LRC、RETで用いる高精度モデルを提供します。

PMCの利点:
  • キャリブレーション環境の完全自動化によりユーザーの主観を排除
  • モデリングのベスト・プラクティスの組込み
  • Proteusの専門知識をエミュレーションしたデフォルト・アルゴリズム
  • モデルの一貫性と最適なTime-To-Accurate-Modelを確保する直観的なGUI


図5: Proteus WorkBenchのPMCモジュールによるモデル・キャリブレーションの自動化

ステージモデリングによる高精度なモデル
フィールドベースのシミュレーションに基づき、ステージモデリングでは、光学系、レジスト、エッチング、マスク上の諸現象を一つずつ記述します。 これにより各工程の正確な記述が可能になります。

予測性の高いプロセス・ウィンドウ・モデリング
プロセス・ウィンドウ(PW)・モデリングにより、プロセス・ウィンドウ全体にわたる検証および補正の際のホットスポットの検出が容易になります。 Proteusは、プロセス・ウィンドウ全体にわたるモデルの生成に際しては、パラメータを用いた手法を採用しています。 非ノミナルの条件でのモデルはノミナル条件からの、焦点と露光量のずれを用いた外挿によって構築するので、各モデルの構築では、反復による骨の折れるステップを経る必要がありません(図6)。


図6: ProGenでのパラメータ化によるプロセス・ウィンドウ・モデリング

実績ある包括的なRETアプリケーション群
先端プロセス・ノードでは、使用可能なプロセス・ウィンドウがきわめて縮小してきます。 パターンの忠実性を向上させ、プロセス・ウィンドウを拡大するために、モデルベース・アシスト・フィーチャー(MBAF)やダブル・パターニング技術(DPT)などのRETが必要になってきました。 Proteusはこのような先端プロセスの要求に対応する、実績ある包括的なRETアプリケーション群を提供します。

モデルベースおよびルールベースのProteus AF
Proteus MBAFはインバース・マスク技術(IMT)を利用し、コンタクトとライン/スペースの両方のレイヤーに対してもアシスト・フィーチャー(AF)を配置します(図7)。 アシスト・フィーチャーの配置は、マルチピッチおよび複雑なジオメトリ向けに最適化されます。 Proteus MBAFでは、OPC処理の際にモデルベース手法を用いたプリンタビリティ・チェックを採り入れ、シリコンにアシスト・フィーチャーが絶対にプリントされないようにします。 Proteusのルールベース・アシスト・フィーチャーを用いることにより、モデリング技術による、使いやすいGUIを介したルール・テーブル生成が補強され、簡素化されたルール生成フローによるルール・テーブル生成を最適なものとすることができます。 この機能により、Proteusパイプライン・テクノロジによる、マスク合成フローのコンカレント処理が一層効果的になります。

Proteus MBAFの利点:
  • 堅牢で対称的なアシスト・フィーチャーをより多く配置することにより、複雑なスクリプトを要することのない総合的なアプローチをアシスト・フィーチャー配置工程に用いることができます。
  • 実験データが不要
  • ルールベースの手法に比べてクリーンアップの必要性が少ない
  • 簡素化された配置ながら、複雑な2D設計への対応が向上
  • アシスト・フィーチャーのプリント修正とOPCと連動した最適化
  • 1つのレシピでAFとOPCに対応することにより使いやすさが向上
  • Proteusパイプライン・テクノロジでMBAFおよびその他のRETアプリケーションをコンカレント処理することにより、全体的な開発期間を短縮

  • 図7: Proteus MBAF IMT配置のコンタクトへの適用

    実績あるProteus DPT
    Proteus DPTの類を見ないデザイン・コンプライアンス・チェックとコストベースのソルバが、設計ルール違反を削減します。Proteus DPTでは、マスクルール制約(MRC)下のパターン分解において、設計パターンの対称性を確保する(図8参照)ことによって、すべての設計タイプでマスク密度の均一性と階層の維持を実現し、その結果、実行時間を短縮します。 カラー・シーディングが導入され、これにより、設計と配線レベルの制御性が向上しました。これは、階層維持と実行時間短縮のための追加手段となっています。 Proteus DPT は、Proteusパイプライン上で実行可能なため、業界トップの低コストなパターン分解手法を容易に実現できます。


    図8: Proteus DPTでMRCを有効にすることによるパターン対称性強化

    Proteus LRC次世代リソグラフィ検証
    Proteus LRCは、プロセス・ウィンドウに対応する一連の包括的なチェック機能を備え、設計を製造工程に引き渡す前に今までの既知のプロセス不良と照合して同定します。 ダブルパターニング・プロセスに特有の課題に対応するため、DPT適用の時間短縮とその結果を小綺麗にまとめるための、DPT固有の関数がいくつか用意されていて、それらを用いることによって効率的なレビューを行うことができるようになっています。 業界で実証済みのOPCモデルと、厳密な第一原理モデルへのアクセス手段が組み込まれているので、最高レベルの精度が実現できます。後者はSentaurus Lithographyを用いた、レジスト形状とトポグラフィ効果の徹底解析(図9)から得られます。 ProteusエンジンをベースにしたProteus LRCは、Proteusパイプライン・テクノロジに完全に統合され、ほぼ直線的なスケーラビリティにより、最高に条件の厳しい最先端のフルチップ・アプリケーションに必要とされる大量のデータと高密度トランジスタ設計に対応します。 Proteus LRCは標準的なx86ハードウェアを用いることによる総所有コスト最小化の条件下でのEUVへの適用を完璧にサポートします。


    図9: IC WorkBenchに格納されているProteusエラー解析モジュール(PEAM)

    Proteus製造ツールに組込まれたSentaurus Lithographyの厳密なシミュレーションへのインターフェイス
    Sentaurus Lithographyは、すべてのリソグラフィ・プロセス・ソリューションのリファレンスとなるシミュレータです。20nm以降への移行圧力に伴い、製造環境内で厳密なシミュレーションのリファレンス・フローが求められるようになっています。 Sentaurus Lithographyのレジスト・キャリブレーションは、Proteus WorkBenchおよびIC WorkBenchの2製品に完全に統合され、両者はSentaurus Lithographyのレジスト・キャリブレーションの共通のデータシートを保有しています。このことにより、計測によるキャリブレーションデータを厳密シミュレーションから得られたデータによって補完できるようになりました。 Sentaurus LithographyはProteus LRCにも組込まれ、ProGenモデルによって際どい検証チェック結果が出て、追加の厳密チェックが必要とされるときに自動的に呼び出されます。 さらに、Sentaurus LithographyのインターフェイスはProteus OPCにも存在し、必要に応じて、局所部分への厳密な補正適用に使用されます。

    最適化された汎用ハードウェアを使用することによる総所有コストの最適化
    Proteus製品はx86アーキテクチャ・プロセッサ向けに最適化されています。 開発期間短縮の面で、Proteusはプロセッサ性能の飛躍的な進歩による継続的なメリットを受けています。 Intel Xeon®プロセッサX5670で得られるOPC性能は、シングルコア64ビットIntel® Xeon®プロセッサと比較して16.54倍向上し、デュアルコアIntel® Xeon®プロセッサ516シリーズと比較して最大5.55倍向上しています(図10)。 詳細については、http://communities.intel.com/docs/DOC-4936をご覧ください。 標準的なハードウェア・プラットフォームによって、優れた信頼性、総所有コスト、拡張性がもたらされ、また、様々なアプリケーションに供することができます。


    図10: 汎用ハードウェアでのEDAとOPCの高速化