StarRC – 寄生素子抽出 

寄生素子抽出  

概要
StarRC™は、EDA業界の業界標準の寄生素子抽出ソリューションです。 シノプシスのGalaxy™インプリメンテーション・プラットフォームの主要コンポーネントであるStarRCは、SoC設計、カスタム・デジタル設計、AMS設計、アナログ/ミックスドシグナル(AMS)設計、メモリIC設計に対応するシリコン精度の高性能抽出ソリューションを提供します。 StarRCでは、20nm、14nm、およびさらに微細な最先端のプロセス・テクノロジで必要とされる高度な物理効果のモデリングが可能です。 業界標準のデジタルおよびカスタム・インプリメンテーション・システム、タイミング、シグナル・インテグリティ、消費電力、フィジカル検証、回路シミュレーションなどのフローとシームレスに統合することで、他に類を見ない操作性と生産性を実現し、デザイン収束とサインオフ検証をスピードアップします。

PDFデータシートのダウンロード

StarRCソリューション
半導体プロセス・テクノロジは、過去40年間にわたって微細化の一途をたどり、その傾向は今も続いています。 プロセス・ノードが新しくなるたびに、プロセス・ジオメトリが微細化され、新しいデバイス構造が使用されたりメタル層が増加することもあいまって、設計に数百万もの新たな寄生効果が発生します。 また、設計が急激に大規模化し複雑さを増すことで、寄生素子がシグナルのタイミング、ノイズ、消費電力に与える影響が大きくなり、回路が寄生素子の影響を受けやすくなっています。 テープアウトのスケジュール通りにシリコン設計を確実に成功させるには、サインオフ精度と設計の生産性向上を実現する高機能寄生素子抽出ソリューションが必要です。 さらに、カスタム・デジタル設計やAMS設計から、フルチップ・メモリ設計やSoC設計まで、設計分野全体を網羅するソリューションも必要です。

シノプシスのStarRCは、デジタルおよびカスタムICインプリメンテーションおよびサインオフ検証のための高精度かつ高性能な次世代寄生素子抽出ソリューションです(図1を参照)。 何百社もの半導体企業から信頼を寄せられ、何千もの製品設計の実績を誇るStarRCは、高度なプロセス・テクノロジを使用した設計に対応するサブフェムトファラド精度のテクノロジを提供します。 ナノメーター・プロセス・テクノロジのデバイスと配線の寄生効果を詳細にモデリングすることで、高精度を実現します。 このような高度なモデリングや高い精度を、内蔵のRapid3Dテクノロジによって補完して、さらに高いフィールド・ソルバー・レベルの精度が必要な回路に対応しています。

StarRC
図1: ゲートレベルおよびトランジスタレベルのデジタルおよび
カスタムIC設計向け次世代寄生素子抽出ソリューションを提供するStarRC

StarRCは、お客様のゲートレベルおよびトランジスタレベルの抽出のニーズに対応するため、業界をリードする性能とキャパシティを備えています。 StarRCのマルチコア分散処理テクノロジは優れたスケーラビリティを備え、利用可能なハードウェアを効率的に活用できます。また、今日では解析が必要な抽出コーナーが増加していますが、マルチコーナー同時抽出機能により、1回の実行で処理することができ、実行時間が大幅に短縮されます。 業界をリードするシノプシスのIC Compilerフィジカル・インプリメンテーション・ソリューション、業界標準のPrimeTime®サインオフ・スイート、Galaxy Custom Designer™ミックスドシグナル・インプリメンテーション・ソリューション、IC Validatorフィジカル検証ソリューション、CustomSim™回路シミュレーション、その他サードパーティ製のインプリメンテーション・ツールやサインオフ・ツールとシームレスに統合することで、デザイン・インプリメンテーションおよび設計検証を大幅にスピードアップできます。

StarRC抽出ソリューションには、 StarRC Custom、StarRC、StarRC Ultraの3種類の構成があります(図2を参照)。 StarRC Customは高精度のカスタムAMS/デジタル設計向けの抽出、StarRCはフルチップのゲートレベルおよびトランジスタレベルの抽出、StarRC Ultraは、特に20nm以下で必要とされる、高度な解析フロー用のハイエンドの抽出を行います。

StarRC
図2: 設計の種類に応じた柔軟な製品構成を提供するStarRC

主な特長
  • 業界最多のファウンドリに認証および採用され、業界標準となっている抽出精度
  • 最新のFinFETモデリングなどを含む、20nm以下のプロセスのモデリングで業界をリード
  • マルチコア抽出やマルチコーナー同時抽出など、ゲートレベルおよびトランジスタレベルの抽出に対する高い性能とキャパシティ
  • クリティカルなネット、IP、カスタム回路の抽出に適用可能な統合3D高速フィールド・ソルバー
  • インターポーザ技術およびダイ・スタック技術に対応する3D-IC抽出ソリューション
  • PrimeTimeタイミング・サインオフ、IC Compilerフィジカル・インプリメンテーション、IC Validatorフィジカル検証、CustomSim回路シミュレーション、Galaxy Custom Designer、その他サードパーティ製のインプリメンテーションおよびカスタム設計ソリューションとの統合により、設計者の生産性が向上

先進のプロセス・モデリング
テクノロジ・ノードが新しくなるたびに大きくなるプロセスのばらつきや新たに生まれる寄生効果により、設計の課題が大幅に増えています。 40nmと28nmのプロセス・テクノロジでは、かつては2次的要素と見なされていたさまざまな物理効果が、回路の動作に影響する1次的要素になっているため、正確にモデリングしないと、性能低下、シリコンの欠陥、歩留りの低下といったリスクが生じます。 また、20nmではダブル・パターニング、14nm以下ではFinFETトランジスタ・アーキテクチャなど、プロセス・テクノロジの著しい変化により、抽出、タイミング解析、および設計の堅実性に大きな影響を与える数多くの新しい複雑な効果について考慮する必要が生じています。 寄生素子のモデリングと抽出結果の精度は、これまで以上に全体的なデザイン・インテグリティに寄与するようになっています。

StarRCには、ばらつきとリソグラフィを考慮した抽出、CMPベースの厚みのばらつきの抽出、マイクロ・ローディング効果とlow-K誘電体の損傷のモデリングなどの典型的なプロセス・モデリング機能が用意されています。 トランジスタレベルの回路のモデリングの場合、ゲート/コンタクト間のキャパシタンス、ゲート/拡散間のキャパシタンス、コンタクト・エッチング効果などのデバイス寄生がStarRCによって正確にモデリングされ、サインオフ・インテグリティが向上します。また、周囲のレイアウトも考慮してモデリングするため、より高い精度が得られます。

20nmのカラーリング考慮DPTモデリング
20nmでは、より優れたメタル・ピッチを実現するために、1つのレイヤ上のメタル・ラインを2通りのマスキング手順で作るダブル・パターニングという製造方式が採用されており、これによってキャパシタンスに大きなばらつきが発生します。 2つのパターンのずれによって、隣接するメタル・ライン間のカップリング・キャパシタンスが、一方は増大し、もう一方は減少します(図3aを参照)。 StarRCは、DPTプロセス・コーナーを修正することにより、これらのキャパシタンスのばらつきをモデリングするため、その効果は正確に考慮されます。 また、このようなキャパシタンスのばらつきをなくすため、特定のクリティカルなネットを同一マスク・レイヤ上に配線する「プリカラーリング」もサポートされています。これにより、さらなる抽出精度の向上を実現できます。 StarRCには、20nm以下の設計でダブル・パターニングの効果を正確にモデリングするための完全で柔軟なソリューションが含まれています。

StarRC

StarRC
図3: サインオフ精度を実現するStarRCの高度な20nm DPTおよび14nm FinFETモデリング

FinFETモデリング
14nm以下のFinFETトランジスタ・アーキテクチャでは、さらに劇的な変化が発生します。 FinFETでは、チャネルの三方がゲートで囲まれるため、プレーナ型トランジスタとは対照的にソース・ドレイン・チャネルを管理しやすくなり、モビリティの向上、ドライブ強度の向上、スイッチング電流の低下、リーク電流の低下につながります。 しかし、この非平面型マルチゲート・アーキテクチャでは、ジオメトリがより複雑化し、新しい容量性寄生素子も多数発生します。これらは、回路の性能に影響を与えるため、正確に抽出する必要があります。 StarRCは、物理的な配置を考慮した独自のプロファイルを使用して、配置に依存したミドル・エンド・オブ・ザ・ライン(MEOL)寄生効果の3Dモデリング(図3bを参照)を行い、精度の向上を実現しています。 このような先進のモデリング技術により、FinFETデバイスを適切にキャラクタライズするための抽出ツールとして、ファウンドリやIP開発者に選ばれています。

3D-ICモデリング
StarRCは、ダイ・スタックおよびシリコン・インターポーザ3D-IC技術に対応する抽出もサポートしています(図4aおよび4bを参照)。 各ダイのシリコン貫通電極(TSV)と基板、TSV間のキャパシティの結合、シリコン・インターポーザ、マイクロバンプ構造、配線レイヤが抽出されます。 基板はフローティング型または接地型としてモデリングできます。 シノプシスのInterconnect Technology File(ITF)を使用して、シリコン貫通電極(TSV)と基板の抽出およびモデリングを行うStarRCの機能は、数社の主要ファウンドリに認証され、3D-ICリファレンス・フローに採用されています。


図4.a


図4.b シリコン貫通電極(TSV)のモデリング

マルチコア処理
生産性向上に対するニーズの高まりに応じて、マルチコア・プロセッサ・ハードウェアが一般的になってきました。 設計ジョブの大半が、マルチコア・マシンで構成されるコンピュート・ファームで実行されているため、IC設計者はハードウェア・ネットワークの性能を最大限に引き出せるツールを求めています。 StarRCのマルチコア・テクノロジは、市販の一般的なグリッド・コンピューティング管理ソフトウェアとシームレスに連動するため、マルチコア・プロセッサおよびマルチプロセッサ・コンピュート・ファーム全体の効率性が向上し、利用可能なハードウェアを最大限に活用できます。 StarRCはCPUコア数に応じた性能を提供します。たとえば、コアが8個なら最大6倍のスケーラビリティが得られます。 このほかのマルチコア処理機能として、セットアップが簡単なコンピュータ・リソースの割り付け、複数コアへの自動デザインパーティショニング、負荷分散、自動障害リカバリなどの機能も用意されており、サーバ環境の耐障害性を高めています。

マルチコーナー同時抽出
40nm以下のテクノロジ・ノードでは、プロセスのばらつきが大きくなり、プロセス・ジオメトリが微細化したため、解析が必要な抽出コーナーの数が増えています。 このことは、設計の効率に重大な影響を与えています。 このような抽出コーナーの増加による開発期間(TAT)の長期化を抑えるために、StarRCにはマルチコーナー同時抽出(SMC)が用意されており、1回の実行ですべての抽出コーナーを解析できます。 従来のシングルコーナー抽出を実行する場合と比べて、実行時間は1/3に短縮され、精度も落ちません。 ディスク容量の消費も大幅に減少します。

メタル・フィル再利用
メタル・フィル(配線メタル間の隙間を埋めるフローティング・メタル・ライン)を挿入することは、メタル密度が不均一なために発生するプロセスのばらつきの軽減に有効な方法ですが、先端のテクノロジ・ノードでは、このメタル・フィルが寄生のキャパシタンスに重大な影響を与えます。 そのため、ECOやサインオフのタイミング収束フローで抽出とタイミング解析を行う場合は、現実的なメタル・フィルのモデルが必要です。 しかしながら、ECOが終わるたびにメタル・フィルを挿入しなおすのは、ECOのTATの大幅な長期化につながります。 この問題は、StarRCのメタル・フィル再利用機能で解決されます。この機能では、設計に一度メタル・フィルを挿入すると、その後のECOの抽出でもそのフィルが再利用されます。 ECOの配線と最初に挿入したメタル・フィルとの間にメタル・ショートが発生した場合は、抽出の解析を行うためにそのショートが「仮想的に」除去されます。 StarRCのメタル・フィル再利用機能を使用した場合、再挿入に時間を取られることなく、抽出結果は、ECO後にメタル・フィルを再度挿入した場合の結果と非常に近い精度になります。 StarRCでは、ECOと最終的なサインオフのタイミング結果の高い相関性を維持しながら、ECOのTAT全体を大幅に短縮できます。

PrimeTimeバイナリ・インターフェイス
寄生素子ネットリストのサイズとタイミング・サインオフ解析の実行時間が、最先端のプロセス・ノードを使用した大規模なSoC設計の主要な問題です。 数百万単位のネットを含む設計では、抽出した寄生素子ネットリストのサイズが数GBにもなることがあり、寄生素子の読み出しと解析にかかる時間に大きく影響します。 StarRCは、業界をリードするシノプシスのPrimeTimeタイミング・サインオフ・ツールとともに、SBPF(Synopsys Binary Parasitic Format)という独自のコンパクトなバイナリ寄生素子フォーマットを提供しています。 SBPFバイナリ交換フォーマットは、SPEFと同じ電気的データと接続データを収集しますが、PrimeTimeのサインオフ精度を維持しながら、寄生素子ネットリストのサイズは最大で1/15に縮小、寄生素子の読み出し時間は最大で80%短縮されるという大きな利点があります。

高精度の高速フィールド・ソルバー抽出
クロック・ネットワーク、メモリ、AMS/RF、高速デジタル、スタンダード・セル、その他のIP設計など、タイミングの影響を受けやすい回路では、精度は譲れない設計基準です。 このようにクリティカルなIPや回路の設計では通常、フィールド・ソルバー・レベルの精度と短TATが求められます。 StarRCにはRapid3Dテクノロジを使用した3D高速フィールド・ソルバー抽出機能が搭載されており、高精度の抽出を効率的に実行できます。 Raphael NXTエンジンをベースに開発された新しいRapid3Dテクノロジでは、最新のフィールド・ソルバー・アルゴリズムを採用しており、業界標準の精度を維持しながら20倍高速な3D抽出を実現しています。 内蔵のRapid3Dテクノロジは、StarRCの第1抽出エンジン(ScanBand™テクノロジ、詳細は「性能とキャパシティ」で後述)を補完して、クリティカルな回路の自己キャパシタンスとカップリング・キャパシタンスの3D抽出を行います。 1つのStarRC環境内で、最高水準の精度のキャパシタンス抽出が必要なネットのリストを指定できます。 StarRCは、通常のフローでネットを抽出するだけでなく、フィールド・ソルバー・テクノロジを利用してユーザー指定のネットを抽出し、それに基づいて設計のサブセットを作成します。 高精度のフィールド・ソルバーで抽出したネットを含めてマージしたネットリストが生成されます(図5を参照)。

StarRC
図5: StarRCに内臓の高速フィールドソルバー抽出機能により、1つの抽出環境でクリティカルなIPの高精度の抽出が実現

CustomSim回路シミュレータとの統合
プロセスの世代が新しくなるたびに、ポストレイアウト・シミュレーションの実行時間は2〜4倍に増えています。 シミュレーションを高速化し、テープアウトのスケジュール要件を満たすには、より正確で効率的な寄生抽出が必要です。 StarRCは、業界をリードするシノプシスのCustomSim回路シミュレータとシームレスに統合でき、サインオフ精度を維持しながらシミュレーションの性能とキャパシティを向上できる幅広い革新的機能を備えています。 StarRC独自の、CustomSimとのインターフェイスには、アクティブ・ノード抽出、階層型バック・アノテーションを利用したポストレイアウト・アクセラレーション、パワー・ネットワーク最適化などの機能が搭載されています。 2つのツールの統合により、カスタムICおよびメモリ設計でのシミュレーションの性能が10倍以上高速化されます。

カスタムAMS設計プラットフォームとの統合
StarRCは、シノプシスの次世代Galaxy Custom Designerミックスドシグナル・インプリメンテーション・システムやCadence社のVirtuoso Analog Design Environment(ADE)と統合することで、カスタムAMSやカスタム・デジタル設計にも対応します。 StarRCをGalaxy Custom Designerと統合すると、OpenAccessインターフェイスの独自のメリットを得られるほか、共通のデータ・フローを使用する使い慣れたシノプシス・インプリメンテーション環境の優れた操作性が提供されます。 StarRCをVirtuoso環境と統合すると、ネットリスト作成やシミュレーション用として、ADEで使用される一般的なネットリスト作成インターフェイスと互換性のあるOpenAccessまたはCadence DFIIデータベースの寄生素子ビューが生成されます。 StarRCは、どちらの環境にも対応する完全なプローブ機能を備えており、寄生素子ビューまたは対応するスケマティック・ビューで寄生のプローブを実行できます(図6を参照)。 寄生素子プローブ機能では、ポイント間抵抗、総ネット容量、ネット間カップリング・キャパシタンス、スケマティック・ビューと寄生素子ビュー間のクロス・プローブをインタラクティブに見ることができます。 また、プローブされた寄生をASCIIレポート・ファイルに出力する機能や、寄生ビューから対応するスケマティック・ビューにキャパシタンスの合計値をアノテートする機能も備えています。

StarRC
図6: StarRCとGalaxy Custom Designerなどのカスタム設計環境との統合により、クロス・プローブやシミュレーション・デバッグの生産性が向上

階層抽出
StarRCの階層抽出とネットリスト作成機能を柔軟に活用することで、大規模なトランジスタレベルのメモリ設計やカスタムSoC設計のポストレイアウト検証の生産性が向上します。 サインオフ解析では、フラット抽出と階層型バック・アノテーションを併用すると、精度と性能のバランスが最もよくなります。 しかしながら、信頼性解析などでは、シグナルや電源ネットの寄生を何十億も抽出しなければならない場合があります。 このような場合、高精度のフラット抽出は非常に時間がかかることがあるため、寄生素子抽出処理の時間を短縮できる階層抽出がより適切です。 また階層抽出は、トップダウンやボトムアップの階層設計スタイルやシミュレーション手法をとっている場合に有効です。 StarRCの階層抽出機能は、キャパシティの大きなシグナルおよび電源ネット解析用に最適化した階層寄生データを提供し、フラット抽出テクノロジを補完します。

ばらつきを考慮した抽出
テクノロジの微細化に伴い、クリティカルデバイスと配線のプロセス・パラメータのばらつきによるパラメトリック歩留りが、歩留り低下の主因となっています。 シリコンの予測性を高めるには、プロセスのばらつきを正確にモデリングする抽出ツールが必須です。 また、ばらつきが大きくなるにつれて、複数のプロセス・テクノロジ・ファイルを必要とする従来のコーナー・ベースの手法や、抽出とシミュレーションを何回も実行するといった時間のかかる方法は、非実用的になります。 このようなプロセスのばらつきの影響をモデリングするには、統計的手法が必要です。 StarRCは、センシティビティをベースにした寄生抽出を行うことができる高度な統計的ソリューションを提供し、配線のプロセスや温度のばらつきを考慮した設計を実現します。 導体や誘電体の厚さなど、各プロセス・パラメータのばらつきに関する情報は、ばらつきを考慮したプロセス・テクノロジ・ファイルに記録され、これを使用して、それぞれのプロセスのばらつきに基づく寄生値の影響の受けやすさを計算します。

プロセス・モデリング
  • FinFET 3Dモデリング
  • カラーリング考慮ダブル・パターニング(DPT)
  • トレンチ・コンタクトのモデリング
  • 3D-IC、シリコン・インターポーザTSVのモデリング
  • リソグラフィを考慮した抽出
  • ビア・エッチングのモデリング
  • 高度なOPCの効果のモデリング
  • CMPシミュレータ・インターフェイス
  • 幅とスペーシングに依存した厚みのばらつき
  • 密度に基づく厚みのばらつき
  • 複数の密度に基づくばらつき
  • 幅とスペーシングに依存したRPSQのばらつき
  • シリコン幅に応じたRPSQのばらつき
  • 非線形のRPSQのばらつき
  • 台形ポリゴンのサポート
  • 銅配線、ローカル・インターコネクトのモデリング
  • low-K誘電体、絶縁膜上のシリコン(SOI)のモデリング
  • コンフォーマル誘電体プロセスのサポート
  • エア・ギャップのサポート
  • ビア・キャップ抽出
  • レイヤ・エッチング
  • 伝導層とビアの、温度に依存する抵抗のモデリング
  • 背景誘電体のサポート
  • 非線形ビア抵抗のモデリング
  • 45度配線のサポート
  • 複数の層間および層内誘電体のサポート
  • 直交導体のサポート
  • 平坦化されていないメタルのサポート
生産性と操作性
  • マルチコア処理
  • マルチコーナー同時抽出
  • メタル・フィル再利用によるECOのTAT短縮
  • インクリメンタルな抽出
  • LVSおよびADP階層抽出フロー
  • アクティブ・ノード抽出
  • 選択的なデバイス寄生素子処理
  • 柔軟な寄生素子削減
  • 電源ネット抽出の自動最適化(TARGET_PWRA)
  • トランスペアレントなシミュレーションのセットアップ
  • ライセンス・キューイング
  • ユーザー制御による寄生素子ネットリスト削減
  • 各種アプリケーションに対応した複数の削減モード

仕様

サポートするファイル形式
StarRCは、以下の業界標準のフォーマットとインターフェイスをサポートしています。
  • レイアウト・データ: GDSII、LEF/DEF、Milkyway、IC Compiler、IC Validator、Hercules、Calibre
  • 出力フォーマット: DSPF、SPICE、SPEF、SBPF、SSPEFバイナリ・インターフェイス: PrimeTime SIとのダイレクト・バイナリ・インターフェイス(SBPF)
システム要件
  • DRAM: 1GB。2GBを推奨
  • スワップ容量: 1GB。4GBを推奨
  • インストール・ディスク容量: 基本の250MBに加えて、プラットフォームごとに250MB
  • 設計ディスク容量は回路のサイズによって異なるが、500MB以上を推奨
プラットフォーム/OS
  • IBM RS/6000 AIX(64)
  • SPARC Solaris(32)
  • SPARC Solaris(64)
  • x86 Solaris(32)
  • x86 Solaris(64)
  • x86 Red Hat Enterprise(32)
  • x86 Red Hat Enterprise(64)
  • x86 SUSE Enterprise(32)
  • x86 SUSE Enterprise(64)



NewsArticlesWhite PapersWebinars