ローパワー検証 

ローパワー設計の検証を実現する包括的なソリューション 

ローパワー検証

シノプシスの最先端のローパワーソリューションは、包括的にパワーを考慮した機能検証およびスタティック検証を、ローパワー設計フローのあらゆるフェーズで行います。 アーキテクチャおよび構造的な多電源チェックにより、RTL、ネットリスト、PGネットリストの各段階でパワー・インテントを検証できます。 電圧を考慮したパワー・ネットワーク・シミュレーションは、多電源、パワー・シャットダウン、動的電圧レベル変動を採用した高度なローパワー設計の検証を可能にします。

ローパワーのイノベーションにおいて15年以上にわたる実績を持つシノプシスは、ローパワー設計の最新課題に対応する総合的なソリューションを今後もご提供していきます。

 

 
ローパワー設計とエネルギー消費の最適化はチップ開発の主要課題


 
最も包括的かつ高精度なローパワー検証とデバッグソリューション


ESP-CV
フルカスタム設計の機能検証


Formality
包括的、高速、直観的な等価検証
PDF データシートのダウンロード(PDF)


 
業界随一の包括的なアナログ・ミックスドシグナル・シミュレーションおよび最適化ソリューション

主な特長
  • パワーを考慮した包括的な機能/スタティック検証により、RTLからサインオフまでの高度なローパワー設計を検証可能
  • 自動化された実績ある多電源フローにより、エラー見逃しのリスクを軽減
  • 電圧を考慮した本格的なパワー・ネットワーク・シミュレーションで、多電源および動的に変化する電圧レベルの正確な検証を実現
  • アーキテクチャおよび構造的な多電源ローパワー・チェックをRTL、ネットリスト、サインオフの各段階で実行
  • 自動化およびユーザー制御による多電源アサーションが開発の手間を削減し、パワー動作の完全なカバレッジを実現
  • ツール・フロー全体で一貫したパワー・インテントの解釈により、手作業を削減

昨今のSoC設計の検証は、業界最大の課題の1つとなっています。 SoC設計の爆発的な複雑化に伴い、設計早期のアーキテクチャの段階からテープアウトに至る全工程で検証とカバレッジの問題を考慮する必要が生じています。

高度なローパワー設計手法では、電源オフ状態や可変電圧を取り入れることによってさらに別次元の検証の問題が加わり、動作のすべての状態とモードを網羅する完全な検証が要求されます。 その結果生じる問題に対処するには、検証フロー全体を通じてパワーを考慮したツールを使用し、スタティック検証とダイナミック検証の手法を組み合わせて、設計の機能面とローパワー特性、双方の検証カバレッジを高める以外にありません。

Discoveryベリフィケーション・プラットフォームには、設計の正確さと完全性を確保する完全なローパワー検証機能が備わっており、また各々のツールが完全に統合しているため、検証にかかる時間と設計リスクを削減します。