VCS 

業界最高性能のシミュレーション・ソリューション  

概要
Synopsys VCS®機能検証ソリューション(図1)は、世界のトップ半導体企業20社の大多数によって主要な検証ソリューションとして利用され、業界最高性能のシミュレーション・エンジンと制約ソルバー・エ ンジンを備えています。さらに、包括的なVCSソリューションは、ネイティブ・テストベンチ(NTB)のサポート、SystemVerilogの広範なサポート、検証プランニング、カバレッジ解析/収束、デバッグのデファクト・スタンダードとなっているVerdiとのネイティブ統合といった機能を備えています。VCSは、設計者や検証技術者が今日のSoC設計の課題と複雑さに対応するための独自の体制を整えています。

VCSデータシート

主な特長
業界をリードする性能とキャパシティ

  • コンパイル時間:パーティション・コンパイル、コンパイル済みIP、動的再構成
  • 実行時間:保存/復元、制約ソルバー最適化、マルチコア

高度なシミュレーション・テクノロジ

  • ネイティブ・ローパワー、X伝播、SystemC、AMSコシミュレーション

包括的なプランニング、カバレッジ、実行管理のネイティブ統合

  • VCSは、Verdi®デバッグ環境、VC Formal、VC VIPとのネイティブ統合によりTATと操作性に重要な利点をもたらす

図1:VCSシミュレーション・ソリューション
図1:VCSシミュレーション・ソリューション


言語の対応

VCSは、SystemVerilog、Verilog、 VHDL、OpenVera™、SystemC™などのあらゆる一般的な設計および検証言語に対応し、Accellera® UVM™、VMM、OVMメソドロジをサポートします(図2)。VCSは、Accellera UVM(Universal Verification Methodology)をサポートし、これにはVMM/UVMインターオペラビリティ・キットも含まれています。これにより、VMMとUVMを同時に使用することができます。VCSは、デジタル回路設計のほか、Verilog-AMS、SPICE、SPFによるアナログおよびミックスドアナログ設計もサポートします。高度なフローやメソドロジを包括的にサポートしているVCSを利用すれば、高品質な言語混在の機能検証環境を短期間で開発できます。

図2. 包括的なSystemVerilog環境
図2. 包括的なSystemVerilog環境

Verification Continuumプラットフォーム
VCSは、業界で最も包括的な、ネイティブ統合された機能検証環境の中心的存在です。VCS機能検証環境は、シミュレーションを補完するフォーマル検証(VC Formal)、エミュレーション(ZeBu)、テストベンチ品質解析(Certitude)、および包括的なカバレッジ収束などの機能を備えています。VCS環境はシノプシスのVerification Continuumプラットフォームの中核となる要素です(図3)。

図3. シノプシスのVerification Continuumプラットフォーム
図3. シノプシスのVerification Continuumプラットフォーム

高性能
VCSは業界最高性能のシミュレーション・ソリューションです。VCSは、コンパイル時間と実行時間の性能向上のための業界をリードするテクノロジを提供します。

SoC設計のコンパイル時間を短縮

VCSは、IP統合フローをターゲットにしたコンパイル済みIPのサポート、開発サイクルで変更がなかったテストベンチ部分を分離するパーティション・コンパイル、ターゲットのコンパイルと使用するモデルの選択を実行時に行う動的再構成など、複雑なSoC設計のコンパイルのTAT短縮に役立つ高度なツールを備えています(図4)。これらのツールを組み合わせた包括的なソリューション群を活用することにより、コンパイル効率の向上とSoC検証フローのTATの短縮を実現できます。

図4. 動的再構成
図4. 動的再構成

パーティション・コンパイル
VCSのパーティション・コンパイル・テクノロジでは、変更したコードを再コンパイルするだけで済み、変更のないコンパイル済みのモジュールのライブラリを再利用するので、コンパイル時間を最大で10倍短縮できます。

コンパイル済みIP
VCSのコンパイル済みIPフローでは、SoCフローのIP統合でコンパイル時間を最大2倍向上させることができます。コンパイル済みIPフローにより、階層設計で最初から実行するコンパイル時間を短縮し、異なるデバッグおよびカバレッジ機能によるIPの統合を実現し、IPとクラスタの自動増分コンパイルを実行できるようになります。

動的再構成
VCSの動的再構成(図4)は、異なる構成/テストベンチを、再コンパイルの必要なく、一度のコンパイルで実行できるようにすることにより、リグレッション全体のTAT短縮を実現します。構成に関わらず、デバッグおよびカバレッジのすべての機能がシームレスに連携します。

シミュレーション実行時間の短縮
VCSの高性能シミュレーション・エンジンは、最先端の性能・メモリー最適化テクノロジにより継続的に向上しています。これらのテクノロジは最高水準の性能を標準で実現し、さまざまなユーザー環境でのシミュレータ性能のチューニングもサポートします。

保存/復元
保存/復元機能(図5)では、シミュレーションの状態をファイルに保存し、後で、または別のコンピュータで復元できます。設計の初期化シミュレーションに時間がかかる場合は、初期状態を保存し、以降の実行で復元することで、この機能の利点を活用できます。

図5. 保存/復元の利点
図5. 保存/復元の利点

制約ソルバー
VCSの業界をリードする高性能な制約ソルバー・テクノロジでは、複数のソルバー・エンジンがすべてのユーザー指定制約を同時に解析し、デザインのコーナーケース動作を検証するための高品質なランダム・スティミュラスを迅速に生成します。制約ソルバー・エンジンは、ユーザー制約に対し、制約条件の競合を最小限に抑え、検証効率を最大限に向上させる解を生成します。この機能は、ランダムなテスト手法から有意義な容量とスピードを導き出し、バグを検出するために不可欠です。

マルチコアのサポート
VCSのマルチコア・テクノロジは、デザインレベル並列処理(DLP)とアプリケーションレベル並列処理(ALP)という2種類の堅実な使用モデルをサポートしています(図6)。DLPでは、単一コアの複数インスタンス、大規模デザインの複数分割、またはこれらの組み合わせを同時にシミュレーションできます。ALPでは、テストベンチ、アサーション、カバレッジ、デバッグを複数のコアで同時に実行できます。マルチコア・テクノロジによりGLS設計の実行速度が最大2倍に向上しました。

図6. Verdiデザインおよびテストベンチ・デバッグ
図6. Verdiデザインおよびテストベンチ・デバッグ

高度なシミュレーション・テクノロジ
VCSは、シミュレーション性能だけではなく、最近の先進デザインを正確かつ完全に検証するために必要な、高度なシミュレーション・テクノロジを幅広くサポートしています。

ネイティブ・ローパワー
VCSは、VCSネイティブ・ローパワー(NLP)・シミュレーション・テクノロジを利用して、包括的なネイティブ・ローパワー検証/デバッグ機能を実現しています。さらに、VerdiとのNLP統合により、先進のLP機能を利用してLPデバッグを容易に行うことができるようになり、カバレッジ・ドリブンの検証フローに対するLPアサーションとカバレッジの優れたサポートも実現します。VCSネイティブ・ローパワー・ソリューションでは、多電源シミュレーションを実行する場合に、複数のパワー・マネージメント手法を自由に実装できます。

X伝播
中間状態を示すx値など、一部のRTLセマンティクスでは、実際のハードウェア動作が正確にモデリングされない場合があります。VCSは、高コスト化が進むゲートレベル・シミュレーションに代わり、通常のゲートレベル・シミュレーションと比較してx値を大きく、小さく、または同じに設定したオプティミスティック・モデルを用いて複数のモードでx伝播をシミュレーションする手段を提供します。

図7. VCSによるX伝播のサポート
図7. VCSによるX伝播のサポート

SystemCシミュレーションとコシミュレーションのサポート
VCSによるSystemCのサポートはIEEE 1666 SystemCのバージョンに完全準拠し、 直接シミュレーションとコシミュレーションの両方をサポートしています。言語間の関数呼び出しとともに、SystemVerilogとの直接の変数の受け渡しもサポートしています。VCS ProfilerはネイティブSystemCによるプロファイリングをサポートし、Verdi CBug機能で高度なデバッグをサポートします。

表1. VCS
表1. VCS

AMSコシミュレーション
VCSには、実数モデリング、ネイティブ・ローパワー、AMSテストベンチの先進のメソドロジなどAMS設計に役立つ多くの利点があります。さらに、VCSにネイティブに統合され、短時間での解析と根本原因の発見を可能にするVerdiの先進のAMSデバッグ環境ですべてのアナログ・ミックスドシグナル・データを表示できます。

プランニングとカバレッジ
検証サイクルは、主にカバレッジ目標への対応とデバッグにかかる時間によって左右されます。VCSはVerdi Coverage(図8)とのネイティブ統合により、高度なカバレッジ・ドリブンの検証メソドロジをサポートしています。VCSに搭載されているアサーション、アサーション・チェッカ、インタラクティブ・デバッグ、およびカバレッジ・データを処理するUnified Report Generator(URG)などのさまざまな統合テクノロジは、カバレッジ目標の定義、評価、レポート作成やカバレッジの欠点の発見に役立ちます。VCSは、Verilog LRM、PSL、OVLの完全なSVA構文のネイティブ・サポートとともに、シミュレーションのアサーション出力と性能を管理する便利なコントロールも用意しています。VCSのリグレッション実行管理機能は、構成、リグレッション結果データベース、コンピュート・ファームの高性能な管理機能を提供します。

図8. Verdi Verification PlannerとCoverage Analyzerのウィンドウ
図8. Verdi Verification PlannerとCoverage Analyzerのウィンドウ

ネイティブ統合
高性能VCSシミュレーション・エンジンおよびシノプシスのVerification Continuumプラットフォーム(図3)に搭載されている他の先進エンジンとのネイティブ統合により、開発期間を最大数か月短縮できます。

Verification Continuumプラットフォームの統合検証アーキテクチャは、VCS Unified Compile、Verdi Unified Debug、および以下の主要なネイティブ統合との断続を排除します。

  • Verdi — Verdi Reverse Interactive Debugは、Verdiデバッグ環境にネイティブ統合されたVCSのエンジンおよびテクノロジ、およびVCSにネイティブ統合されたVerdiのエンジンおよびテクノロジの威力を示す好例です(図9)。

図9. Verdi/VCS Reverse Interactive Debug - チェックポイントを設定しなくても過去の時間に遡っていく
図9. Verdi/VCS Reverse Interactive Debug - チェックポイントを設定しなくても過去の時間に遡っていく

  • スタティックとフォーマル – VC LPとVC FormalによりUnified CompileとVCSおよびUnified DebugとVerdiの両方を完全にサポート
  • エミュレーション – VCSのコングリュエント・モードでは、実際のハードウェアと照合してエミュレーションとシミュレーションの相互運用性を強化できる
  • VIP – VCSのプランニング、カバレッジ、制約ソルバー・テクノロジとのネイティブ統合を実現し、ネイティブVerdiベースのデバッグおよびProtocol Analyzerの機能を提供するシノプシスのVC Verification IPソリューション

結論
VCSを利用することで、シミュレーションで業界をリードする性能とキャパシティを実現し、シミュレータを中心にして各種のテクノロジやツールに完全に統合して設計者に求められる検証手法を推進することができます。VCSテクノロジおよび検証フローの製品ロードマップ全般は、業界の設計リーダーが進む行程を踏まえています。さらに、VCSでは、検証スケジュールを遵守するための優れたサポート体制も整っています。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideosTraining Courses