VC SpyGlass

VC SpyGlass Lint

論理設計の早期にデザインの構造と機能を詳細に解析

多岐にわたるコーディング・スタイルや構造的および電気的な設計問題がデザインのバグとして顕在化すると、設計の反復やシリコン・リスピンを招く要因となります。一般的なツールでもデザインのバグ検出は可能ですが、それらはデザイン・インプリメンテーションの終盤にならないと検出できないものが多く、その時点で既に相当な時間と工数が費やされています。設計チームのグローバル化・多拠点化に伴い、設計意図の一貫性と正しさを確保することがチップ統合チームにとっての大きな課題となっています。デザイン再利用およびIP統合の重要性が高まる中、これまで以上に短期間でデザイン要素を統合し、正しさと一貫性のガイドラインへの適合を達成することが求められています。

データシートのダウンロード

ホワイトペーパーのダウンロード

概要

VC SpyGlass^™ Lintには、業界標準のベスト・プラクティスに加え、業界大手の顧客企業との協業で培ったシノプシスの豊富な経験が凝縮されています。リント・チェックには、STARCやOpenMOREなどのデザイン再利用コンプライアンスに対する準拠性チェックが含まれており、デザイン全体で一貫性のある設計スタイルを適用できる他、複数チームで分担したデザインや複数ベンダから調達したIPの統合が容易になり、デザインの再利用が促されます。

VC SpyGlass Lintは先進のフォーマル手法を使用して、RTLデザインの奥深くに潜む機能上の問題をピンポイントで特定するため、テストベンチやアサーションは必要ありません。伝統的なリント・テクノロジとフォーマル・テクノロジを統合したこのソリューションにより、広く使用されている包括的なリント・チェックをフォーマル・フローの一部として実行できるようになり、ノイズを抑えて高い結果精度が得られます。フォーマル考慮のリントと使い易さの向上により、高度なデバッグをインタラクティブに実行できます。

機能と利点

• 高度なスタティックおよびダイナミック解析によりデザインに潜む重大な問題をRTL段階で発見
• メソドロジ・マニュアルとルールセットをまとめたGuideWare™が付属
• 包括的な電気的ルール・チェックを統合し、ネットリストの整合性を確保
• STARCやOpenMOREなどのデザイン再利用コンプライアンスに対する準拠性チェックにより、一貫性のあるスタイルの適用が可能
• カスタマー独自の設計ルールを取り込んで自動化できるステップ・バイ・ステップ形式のフレームワーク
• Verdi®とのネイティブ統合により、クロスプローブの容易なデバッグ環境を実現
• Verilog、VHDL、SystemVerilogおよび混在言語デザインをサポート
• Tclシェルによる効率的なルールの実行とデザイン・クエリー
• SoC抽象フローによる性能の向上とノイズの低減

VC SpyGlass CDC

業界をリードする低ノイズのクロック・ドメイン・クロッシング（CDC）検証ソリューション

デザインの複雑化と大規模化が進むにつれ、予測性の高いデザイン・クロージャを達成することが大きな課題となっています。中でも特に難易度の高いのが、クロック・ドメイン・クロッシング（CDC）の問題です。現在のSoCには数十、あるいは数百の非同期クロック・ドメインが存在しており、伝統的なシミュレーションまたはスタティック・タイミング解析では検証が非常に困難になっています。今や、CDCの問題はデザイン・エラーの最も大きな要因の1つです。これらのエラーは設計/デバッグ・サイクルの時間とコストを押し上げるだけでなく、シリコンへの混入を許してしまうと非常に大きなリスピンのコストが発生します。

データシートのダウンロード

概要

VC SpyGlass™ CDCは、包括的なメソドロジとスケーラブルな容量によって高いデバッグ生産性と高品質なサインオフを可能にします。

VC SpyGlass CDCは、制御およびデータ信号の相関をとることにより設計意図を十分に理解し、ノイズを最小限に抑えます。また、構造および機能CDC解析も統合しており、フォーマル・ベースの機能CDC解析が可能です。また、ユーザーはSystemVerilogアサーション（SVA）を生成して構造解析用に作成したCDCプロトコルおよびアサンプションを検証するといったことも柔軟に行えます。

機能と利点

• 業界トップクラスの性能と容量により、サインオフに必要な時間を短縮
• 機械学習ベースの根本原因解析
• Design Compiler^®、SpyGlass^®、PrimeTime^®との間で一貫性のある利用モデル
• クロック、リセットおよびクロック・ドメインの情報を制約から自動で抽出
• フォーマルおよびシミュレーション・ベースのソリューションを用いた包括的な構造および機能CDC解析により、サインオフ品質が向上
• プロトコルに依存しない同期化回路の解析、および準静的信号の自動検出による擬似エラーの低減
• UPFおよびSDCベースのCDC解析をネイティブにサポート
• Verdi^®とのネイティブ統合により、CDC中心のデバッグをサポート
• サインオフ・アブストラクト・モデル（SAM）を使用した階層フローにより、TATを短縮

VC SpyGlass RDC

低ノイズの包括的リセット検証を短時間でスマートに実行

メタスタビリティの原因としてはクロック・ドメイン・クロッシング（CDC）がよく知られていますが、同じクロック・ドメイン内での非同期リセット・クロッシングが原因となることもあります。しかも、マルチフェーズ電源ブート・シーケンスの利用拡大、およびソフトウェア・スタックによるソフトウェア非同期リセットの増大により、非同期リセットの使用はますます一般的になりつつあります。このため、デザインが仕様どおりに動作することを保証するサインオフにおいて、リセット・ドメイン・クロッシング（RDC）検証も欠かせない要素となっています。

データシートのダウンロード

概要

VC SpyGlass™ RDCは非常にスケーラブルなRTLサインオフ・プラットフォームVC SpyGlassを基盤としており、包括的なメソドロジとスケーラブルな検証容量によって高いデバッグ生産性と高品質なサインオフを可能にします。また、多くの電源ドメインによってRDCが複雑化している現在、最高品質の包括的なサインオフを達成するには、UPFでインストルメンテーションしたRTL（すなわちスイッチおよびISOデバイスの実際の 接続）に対するRDC解析も不可欠となっています。