vo.115 デザインの堅牢性向上とシリコン・ライフサイクル管理 の効率化を実現

PrimeShield

デザインの堅牢性向上とシリコン・ライフサイクル・マネージメントの効率化を実現

概要

PrimeShieldは、先端ノードにおけるデザイン堅牢性の解析と修正をサポートしており、デザインの消費電力削減と周波数向上を効果的に図ることができます。PrimeShieldにより、設計者には以下の利点がもたらされます。

 

  • プロセスおよび電圧ばらつきが増大する中で、デザインの堅牢性を向上
  • 過剰な悲観的見積もり、過剰マージン、過剰設計を最小化
  • シリコン・ライフサイクル・マネージメントの効率が最大化

 

PrimeShieldは、電源電圧の低下や製造ばらつきといった変動の影響を受けやすいボトルネックをステージ、パス、デザイン・レベルで迅速に特定し、最適化を支援します。特許取得済みの高速統計的手法と画期的な機械学習テクノロジにより、デザイン堅牢性の解析と最適化にかかる時間は既存のソリューションの1/100~1/1000に短縮されます。

数十億個のトランジスタを集積した量産システム・オン・チップ(SoC)にもスケーラブルに対応しつつ、業界標準の入力ファイルを使用するため、スムーズな導入が可能です。

また、PrimeShieldにはシリコン・データと測定値をインテリジェントに活用する機能もあり、デザイン堅牢性の最適化をプリ・シリコン設計段階まで前倒しできます。これにより、シリコンからのフィードバックに基づくタイミング・モデル予測を使用してデザインを最適化し、シリコンとの相関性の高いデザインを得ることができます。PrimeShieldにより高度なシリコン解析が可能になり、シリコン・デバッグおよび量産立ち上げのフローも改善します。

PrimeShieldの機能

PrimeShieldの大きな特長は、業界標準のゴールデン・サインオフ・ツール PrimeTime®とシミュレーション・ツール HSPICE®のコア・エンジンを利用した革新的な高速統計エンジンにあります。これまではターンアラウンド・タイム(TAT)の制約によってデザインばらつきの完全な統計的解析は事実上不可能とされていましたが、PrimeShieldは機械学習テクノロジの活用によってこの課題を解決し、規模を問わずあらゆるデザインに対して解析と最適化を適用できます。

 

これまで、完全な統計シミュレーションの実行には数日から数週間がかかっていましたが、PrimeShieldは機械学習テクノロジを利用することにより、クリティカル・パスに対するHSPICE精度の高速モンテカルロ統計シミュレーションを数分で完了できます。特許取得済みのデザインばらつき解析と統計的相関モデリングの組み合わせにより、数十億セルの大規模なSoCに対する解析と最適化も可能です。従来、こうした解析は数十セルへの適用が限界とされてきました。

 

性能、消費電力、面積に堅牢性を加えた「PPAR」を設計品質指標とすることで、Fusion Design PlatformTMはより高速、より低消費電力、より低コスト、そしてより堅牢なシリコン・デザインを実現します。

デザインの堅牢性向上

ばらつき堅牢性、デザインばらつき解析、および高速モンテカルロ・パス・シミュレーションによりボトルネックとなっているセルを特定し、全体的なデザインばらつきに対する堅牢性を高めるとともに、量産環境におけるモンテカルロ・パス・シミュレーションを使用したウェーバー・フローを可能にします。

高性能デザイン

PrimeShieldによって精度と予測性が向上するため、プロセスばらつき、電圧ばらつき、FEOL/BEOLミストラッキング に対する過剰マージンを抑え、デザインのFMax周波数を引き上げることができます。

ローパワー・デザイン

電圧堅牢性およびVmin解析を実行してすべてのセルからIRタイミングのボトルネックを特定し、各クリティカル・パス(および準クリティカル・パス )の電圧スラックを計算してIRドロップに対するデザインのレジリエンス(回復力)を高めます。この結果、VDDを引き下げてデザインの消費電力を削減できます。

車載/量産デザイン

高シグマ、高信頼性が要求されるデザインに対する高速モンテカルロ・シミュレーションの速度が1000倍以上に向上し、ミッション・クリティカルなアプリケーションにおいてHSPICE精度が数時間で得られます。これにより、タイミングに起因するエラーを最小に抑えられ、DPPM(100万個あたりの欠陥デバイス数)が減少します。