vo.117 SysMoore時代のSoC設計に求められるもの

SysMoore時代のSoC設計に求められるもの

米国シノプシス 

特別アーキテクト  Dr. Ming Zhang


サーフィンにたとえて言えば、ムーアの法則は強く長い波でした。しかしサーフィンの経験がある人なら知っているように終わりのない波はありません。ムーアの法則は、それ自身が推し進めてきた複雑性によって、遂に減速してしまいました。しかしそれは悪いことではありません。これからの「SysMoore時代」には、イノベーションの機会がこれまで以上に存在します。

 

半導体業界で今も唯一変わらない特徴、それはイノベーションです。半導体業界は今、世界的な半導体不足、パンデミックによる世界規模での電子機器利用の活発化、そしてより幅広い用途に向けてよりスマートなハードウェアをより短期間で開発しようという終わりのない欲求など、多くの課題に同時に直面しています。この、スケール的な複雑性とシステミックな複雑性によって定義される新しいイノベーションの世界を可能にするには、チップとソフトウェアの両面から製品開発を根本的に転換していく必要があります。単一のチップをスケーリングすることがますます難しくなる中、開発チームがこれまでと同じ指数関数的成長を維持するには、適応力が必要となってきます。しかし、話はこれで終わりではありません。その全体像はきわめて壮大であり、はるかに大きなインパクトを与える可能性を秘めています。

 

その背景にあるのが、「SysMoore」です。これは米国シノプシス 会長兼Co-CEOであるAart de Geusが2021年に提唱した造語で、ムーアの法則、そしてシステミックな複雑性に基づいて構築したイノベーション、この2つを融合した新しい設計パラダイムを指す言葉です。

 

本稿では、「システム・オブ・チップス(SoC)」の台頭を後押ししている要因、SysMoore時代のSoCデザインの作成、イノベーションの触媒としてのEDA、そして未来に広がる大きなチャンスについてご説明します。

チップ設計業界のあり方を変える大きな製造トレンド

これまで半世紀にわたり、半導体業界の発展は主にロジックとメモリーの微細化に支えられてきました。その状況は一変し、今では3次元インターコネクトが微細化の壁を越えたスケーリングを可能にしています。有機基板であれシリコン・インターポーザであれ、チップとパッケージを協調的に設計および製造する必要性がこれまで以上に高まっています。

 

毎日使うガジェットから自動運転車、そして大規模なITシステムまで、あらゆる用途で並列コンピューティング・システムが必要とされ、従来の消費電力、性能、面積(PPA)の限界を打ち破る高性能チップが求められている今、シリコンからソフトウェアまで、チップ設計ソリューションにおける破壊的イノベーションが求められています。

 

これはチップの設計および製造プロセスがより複雑になりつつあることを意味する一方で、SoC設計者が自由に使うことのできるテクノロジの幅が非常に広くなっているため、イノベーションの機会が増えていることも示しています。

新しいイノベーションの世界:「システム・オブ・チップス」とハイパーコンバージェント・デザイン

端的に言って、製品開発には今、材料、設計、可能性の面でかつてないシフトが起こっています。「Smart Everything(あらゆるものをスマートに)」という未来を実現するには、業界を一変させるほどの進化とイノベーションを、数十年という期間ではなく数年、あるいは数ヶ月というスパンに凝縮して起こしていく必要があります。

 

現在のトランジスタは3次元構造をしており、これらが互いに連携して動作しています。Gordon Mooreの世界では、性能、消費電力、シグナル・インテグリティの問題に別々に対処することが可能でした。AIへの需要が多くの市場に拡大する中、AI学習に利用可能なメモリー量は年々倍増していますが、その一方で、モデル・サイズは約100倍にも増えています。そして現在、これまでの大規模なモノリシック・チップに基づく設計から、複数のシリコン・チップを2.5Dまたは3Dデザインによって1つのパッケージに統合する設計へのシフトが起こっています。SoCに関して言えば、この進化によって従来の単純な「システム・オン・チップ(1つのチップ上にシステム機能を集積したもの)」は「システム・オブ・チップス(複数のチップを組み合わせてシステムを構成したもの)」へと形を変えています。

 

システム・オブ・チップスは、主に3つの要素で構成されるソリューションです。1つ目はビルディング・ブロックとしてのKGD(Known Good Die=良品ベア・チップ)、2つ目はこれらを相互に接続するインターコネクト、そして3つ目は全体としてのシステムです。自律型のAIツールは、初期の定義からデザイン・インプリメンテーション、製造まですべてをサポートします。また、最終製品のデプロイを成功させる上で鍵となるテストおよびフィールド最適化もこれらのツールでサポートされます。ネットワークSoCやスイッチ、CPO(Co-Packaged Optics)モジュールなどはプロセス・ノードの異なる複数の基盤技術を組み合わせて構成されているため、それぞれの長所を活かしながら統合することが理にかなっています。

 

SysMoore時代の文脈で言えば、複数のテクノロジ、複数のプロトコル、および複数のアーキテクチャを1つの大規模な、非常に複雑で相互に依存するデザインに統合した新しいクラスの半導体を、ハイパーコンバージェント・デバイスと呼びます。

 

しかしこのハイパーコンバージェンスへの移行により、チップ設計者は大きな難題に直面します。多くのテクノロジを1つのシステムに統合するには、従来のような一点集中型の考え方から、より全体的な分析に基づいた考え方へのシフトが求められます。この考え方を効果的に適用したものが、フロントエンド・プロセスでバックエンドの影響を考慮するハイパーコンバージェント設計フローです。SysMoore時代では、このようなフローがなければ何度も厄介な手戻りが発生してコストがかかる上、製品の市場投入にも遅れが生じます。

 

この新しいフローにおいて中心的な役割を果たすのがデータです。ハイパーコンバージェント設計フローではすべてのツールが同じデータ・モデルを共有するため、設計プロセス全体のさまざまなフェーズを通じてフロントエンドとバックエンドの情報をシームレスに共有できます。

イノベーションの触媒としてのEDA

2次元から3次元へ移行すると、生成されるデータの量が膨大になるため、EDAが設計と製造の両方に不可欠なものとなっています。ムーアの法則によって実現したAIは、今やほとんどすべての業界で必要とされており、半導体業界は、設計の複雑さが人間によるエンジニアリング能力や経済的能力を超えたレベルに達していることを考慮しなければならなくなっています。

 

EDA業界が提供するソフトウェアとハードウェアは、それ以外の方法では決してなしえないほど高度な半導体の製造を可能にします。これらのソリューションが、あらゆる関心次元をまたいでハイパーコンバージェント・デザインを同時に解析できるのには、「秘訣」があります。それは、これらのソリューションと設計フローを協調させることで初めてハイパーコンバージェント・デザインの解析が可能になるという点です。シノプシスは、業界唯一の統合型2.5Dおよび3Dマルチダイ・パッケージ協調設計/解析プラットフォームである3DIC Compilerにより、この新たなロジスティクスの課題に対処しています。3DIC CompilerはシノプシスFusion Design Platformの特長である共通の単一データ・モデル・インフラストラクチャに基づいており、数多くの変革的なマルチダイ設計機能を統合することにより、アーキテクチャからサインオフまでの完全なプラットフォームを、独自の統合されたユーザー環境としてご提供しています。

 

昨年、Aart de GeusはThe New York Times、Forbes、Anandtechのジャーナリストからの取材を受けました。その中でAartは、これらの障害を克服して半導体業界を前進させるために必要な先進のイノベーションについて次のように語っています。

古典的なムーアの法則により、スケール的な複雑性が信じられないほど押し上げられ、遂にAIが可能になりました。現在、あらゆる垂直市場があらゆるものをスマートにすることによって、データから経済的価値を引き出そうとしています。これにより、半導体業界は「Smart Everything」が生み出すシステミックな複雑性に対処するために、コンピューティング能力1000倍を達成することが求められています。しかし1000倍を達成するには、今日の人間のエンジニアリング能力や経済的手段をはるかに超えるレベルの設計の複雑さを克服する必要があります。

Forbes誌Marco Chiappetta氏に対するAartの発言

未来の可能性

シノプシスのDSO.aiは世界初のチップ設計向け自動AIツールセットで、世界的な半導体設計チームは既にこうしたツールを導入して人間の設計者をしのぐ半導体デザインを可能にし、製品の早期市場投入を図っています。

 

シノプシスは、セルを考慮したテスト容易化設計(DFT)も導入し、スピード、温度、消費電力の面でKGDの品質を最大限に高めています。また、TSVやRDLインターコネクトに対する静的およびトランジション・テスト、更には物理層(PHY)インターコネクトに対するビルトイン・セルフテスト(BIST)もサポートしています。高速化を追求するデザインの宿命としてワイヤ断線のリスクは避けて通れないため、不具合の早期発見と修復も不可欠となります。

 

設計の初期段階で収集したデータとテスト結果を比較できるようになれば、デザインの改善、性能の向上、消費電力の削減につながります。製造段階でチップ全体に対してデータとテスト結果を相関付けることにより、外れ値を特定し、最終製品の全体的な品質を高めることができます。

 

自動運転の時代になると、自動車の性能を最高の状態に維持するために必要なデータを最高レベルのセキュリティで車両に供給するフィールド最適化が重要な要素になってきます。SysMoore時代には、新しい「システム・オブ・チップス」に特有の複雑性により、ライフ・サイクル管理がこれまで以上に重要になります。

まとめ

この新しいイノベーションの世界を順調に前進させていくには、業界全体が1つに団結する必要があります。例えば、機械的、電気的、光学的、熱的特性を備え、システム・レベルの協調設計をサポートするアセンブリ・デザイン・キット、あるいはサプライ・チェーンのセキュリティ強化に向けた共通の業界標準の策定などが考えられます。また、現在登場している高度なパッケージでは、その性質上、インライン・プロセス制御が必須となるでしょう。これらの未来はすべて、ベンダからシステムOEMまで、さまざまな組織の間でデータを安全に交換できるかどうかにかかっています。

 

AIテクノロジによりSysMoore時代が実現し、私たちは時間とリソースの使用を最小に抑えながらより多くのチップとより高性能なシステムを開発できるようになりました。次は、イノベーターの皆さまに翼を授けることにより、その真の可能性を実現していただくのが私たちの使命です。