vol.115 PrimeYeild: Li Dingへのインタビュー

PrimeYeild: Li Dingへのインタビュー

シリコン実装前の歩留まり解析に革新をもたらすソリューション

統計的歩留まり解析ソリューションの新製品PrimeYieldの詳細と、この製品がSoCデザインに与える影響について、シノプシス デザイン・グループのサイエンティストLi Dingに話を聞きました。

Q:シノプシスの新製品PrimeYieldの意義はどこにありますか。

Li Ding:

シノプシスは長年にわたりデザイン解析およびサインオフの分野をリードしてきました。スタティックタイミング解析ソリューションPrimeTimeは業界標準のサインオフ・ソリューションとして認知されています。近年、先端ノードでの製造コストは高騰を続けており、設計者はリスク管理と歩留まり確保のためにデザイン・マージンを増やす傾向にあります。こうしたマージンは半導体イノベーションを阻害するだけでなく、SoCの高速化と高効率化にとっても大きな障壁となっています。PrimeYieldは新しい統計的解析エンジンを採用しており、ROI(投資利益率)に関するガイダンスを提示し、デザインの消費電力、性能、面積を最大限に改善しながらデザインの歩留まりを高める最適化を実行します。

Q:これまでの統計的歩留まり解析ソリューションとPrimeYieldの違いは何ですか。

Li Ding:

他の統計的解析ソリューションとの大きな違いは、高い精度をそのままに解析速度と容量を改善しているという点です。統計的歩留まり解析のアイデア自体は何十年も前からありましたが、実際には小規模なデザイン・ブロックにしか適用できず、大規模なSoC量産フローへの適用はとても無理でした。PrimeYieldはマシンラーニング・テクノロジを導入しており、これまで数日かかっていた統計的解析を1台のホストで実行しても同じ精度のまま数分で完了できます。

Q:PrimeYieldは業界最大規模のSoCにも適用できるとのことですが、そのことがなぜ重要なのでしょうか。

Li Ding:

PrimeYieldは業界標準のサインオフ・ソリューションPrimeTimeのエンジンを利用し、SPICE精度のタイミング計算とばらつきモデリングを数秒で実行します。これに対し、モンテカルロ・シミュレーションで完全な統計的解析を実行しようとすると、同じ解析を数千回、特に高シグマ精度が必要な場合は数百万回も繰り返す必要があります。これには非常に長い時間がかかるため、SoCデザイン・インプリメンテーションおよびサインオフのペースには対応できません。

PrimeYieldはモンテカルロ・シミュレーションにマシンラーニングを導入しています。このシミュレーションは繰り返しを特徴とするため、機械予測の応用例として非常に適しています。事実、シミュレーション速度が100倍から10,000倍にまで向上します。誇張ではありません。こうして、これまで不可能とされてきたフルチップSoC解析や高シグマ解析が可能となっています。

Q:高シグマ解析の話が出ましたが、それほど高いレベルの歩留まりが要求されるのはどのようなデザインでしょうか。また、その要求に応える上でどのような課題があったのでしょうか。

Li Ding:

オートモーティブ・デザインなどの高信頼性が要求されるアプリケーションや、AIプロセッサのように1個のSoC上で小規模回路の演算が数千回も繰り返されるような場合、所定の回路で高シグマの歩留まりが必要になります。高シグマ解析には数百万ものモンテカルロ・サンプルが必要で、数千個のCPUコアを使用しても数週間はゆうにかかります。多くの設計者が、既存のばらつきモデルを適用したり、FastSPICEソリューションを使用したりしていますが、このようなフローでは同レベルの精度を得ることはできません。

先ほど述べたように、PrimeYieldはマシンラーニング・テクノロジを利用するとともに、ネイティブ・リンクを経由してシノプシスHSPICEを戦略的に利用することにより、わずか4コアまたは8コアのCPUで通常1時間以内という現実的な実行時間でHSPICE精度のモンテカルロ・シミュレーションを完了できるようになっています。

Q:現在のデジタル・デザイン・フローでは、真の統計的ガイダンスが得られないため過剰設計が問題となっているとのことですが、PrimeYieldからはどのようなガイダンスが提示されるのでしょうか。

Li Ding:

真の統計的ガイダンスがないため、統計的な影響を受けないように多くの設計者がデザインのあらゆる部分にデザイン・マージンを追加しているのが現状です。PrimeYieldには、統計的ホットスポットを特定し、どの部分でデザイン・マージンや感受性を減らせばROIが向上するかを優先度の高いものから一覧にする機能があります。こうした部分に戦略的に対処することにより、統計的歩留まり低下を防ぎ、デザインの性能や効率に不必要な影響を与えることなく歩留まりのロバスト性を高めることができます。

Q:デザイン歩留まりのロバスト性についてもう少し詳しくお願いします。どのような指標を計測するのでしょうか。

Li Ding:

統計的な影響による潜在的な歩留まり低下に加え、プロセスや電圧の予期しない変動など、ごく稀に発生する事象によって歩留まりが低下することもあります。ロバスト性とは、こうした変動があってもデザインが影響を受けないことをいいます。例えば電圧変動の場合、一般的な電圧降下解析は既知のイベントをシミュレーションするベクトル駆動型で行われます。しかしSoCチップはそのライフサイクル全体で多くの異なるシナリオに遭遇することが考えられます。ロバスト性を評価し、未知の事象に対する耐性を高めることもSoC設計において重要な考慮事項となります。

Q:PrimeYieldは、シノプシスFusion Design Platformの中でどのような役割を果たしますか。

Li Ding:

統計的歩留まり解析は複雑でコスト(時間)もかかるため、現在は設計フェーズ終盤のデザイン・サインオフ間際に実行するのが一般的です。しかしPrimeYieldの歩留まり解析エンジンは速度と容量が改善されているため、設計フロー全体を通じてデザインのPPA-Y(性能/消費電力/面積と歩留まり)を最適化できます。PrimeYieldはシノプシスFusion Design Platform内で利用でき、統計的歩留まり低下を最小に抑え、歩留まりのロバスト性を最大限に高めることができます。この画期的な新製品PrimeYieldが設計期間の最短化と量産環境での歩留まり最大化に貢献できることを願っています。