AIワークロード用にスピードと容量を高めたエミュレーションおよびプロトタイピング・システム

AIワークロード処理用の大規模なモノリシックSoCから複雑なマルチダイ・システムまで、現在のチップ設計ではソフトウェアとハードウェアの検証がますます困難になっています。ゲート数が数十億に達した今、エンジニアがソフトウェアおよびチップの不具合や故障の根本原因を突き止めるには、検証システムには膨大な処理容量が必要とされます。しかも、早期市場投入が強く求められる状況は一向に変わらないため、検証システムには容量だけでなくスピードも不可欠な条件となります。

こうした容量とスピードへのニーズに応えるのが、エミュレーション・システムとプロトタイピング・システムを統合したシノプシスの最新世代ZeBu^® EPファミリです。シノプシスZeBu EP2はAI処理用として最速のエミュレーション・プラットフォームで、ソフトウェア/ハードウェア・バリデーションおよび電力/性能解析に理想的です。プロトタイピング機能も備えたZeBu EP2は、シノプシスのプロトタイピング・システムHAPS-100 12 FPGAと共通のハードウェア・プラットフォームを採用しています。業界で最も幅広いシノプシスのハードウェア・アシスト検証（HAV）ポートフォリオをさらに拡充するZeBu EP2とHAPS-100 12 FPGAにより、設計リスクを軽減し、複雑なデザインが意図したとおりの性能を発揮することを検証できるようになります。

本稿では、ZeBu EP2とHAPS-100 12 FPGAの主要なユース・ケースと、これらのソリューションが持つ柔軟性、拡張性、および効率によってシリコン成功がいかに容易になるかについて詳しくご説明します。

ZeBu EP2の主要なユース・ケース

電子機器のインテリジェント化が進む中、これらの機器の基盤を支えるデザインにおいてソフトウェアが果たす役割が大きくなっています。こうしたソフトウェア定義システムでは、全体的な視点に立ってハードウェアとソフトウェアを協調設計することが重要です。通常は、サポートする必要のあるソフトウェア・ワークロードを最初に決定した後、ソフトウェアとシステムの両方のニーズを満たすようにシリコンを開発します。

ZeBu EP2は、エミュレーションとプロトタイピングを1つのHAVプラットフォームに統合しているため、設計チームはHAV製品選びの負担から解放されます。伝統的に、ハードウェア検証チームはエミュレータを使用してSoCデザインを短時間で検証しますが、ソフトウェア開発チームはより高い性能を必要とするため、プロトタイピング・ソリューションを使用するというのが一般的でした。ZeBu EPファミリでは、両方のチームがプロジェクト要件に応じてエミュレーションとプロトタイピングの間で容量をいつどのようにシフトするかを決定できるため、前もってリソースを見積もる必要がありません。

Phison社のエンジニアリング担当副社長Vincent Cheng氏は次のように述べています。「エミュレーションとプロトタイピングの両方に対応した拡張性のあるハードウェア・プラットフォームへの投資には、コスト面で非常に大きな優位性があります。通常、当社のストレージ向けチップには、アプリケーションの種類ごとに多くの派生製品が存在します。ZeBu EP製品ファミリの導入によりハードウェア・リソースの柔軟性が向上し、エミュレーションとプロトタイピングを切り替える際に容量をスケーラブルに変更できるようになったことは、今後も大きなメリットをもたらしてくれるものと期待しています」

最新のシノプシスZeBu EP2プラットフォームは、あらゆる検証ユース・ケースをサポートしていますが、中でも特に重要なのはソフトウェア/ハードウェア・バリデーションです。AI SoCの場合を考えてみましょう。AI SoCのアーキテクチャにはそれぞれ専用のコンパイラがあり、設計者はソフトウェア・スタックが正しく動作することを確認する必要があります。ハードウェアに変更があるたびに、AIモデルをそのハードウェアにマップするコンパイラも変更する必要があります。また、主要なインターフェイスが外部世界で正しく動作することをバリデーションすることも極めて重要です。そこで出番となるのが、エミュレータによるソフトウェア/ハードウェア・バリデーションです。エミュレータがハードウェアの動作を模倣することにより、物理的なデバイスがなくてもソフトウェアがどのようにハードウェアと連携するかを現実に即したテスト環境で評価できます。ソフトウェア・コードを早期段階でテストすることにより、開発者はバグの検出と修正をいち早く開始できます。スピード・アダプタを追加するとエミュレータをほぼリアルタイム速度で動作させ、最終的なターゲット・システム環境における実際のシステム動作をより正確に理解できます。

シノプシスのエミュレータのもう1つの重要なユース・ケースとして、電力/性能解析があります。再びAI SoCの例で言えば、チップの専用コンパイラをエミュレーションによって最適化することで、エンジニアはデバイスの電力と性能を調整することができます。エミュレーションでは現実に即した動作条件の下でシステムをテストできるため、エンジニアはワークロードや使用シナリオが変化した場合に電力と性能にどのように影響するかを理解し、それに応じてデザインを最適化できます。前述のユース・ケースと同様に、ここでも問題の検出と修正にいち早くとりかかることができます。

HAPS-100 12 FPGAの主要なユース・ケース

プロトタイピング・プラットフォームのHAPS-100 12 FPGAは、HAPSファミリで最も大容量かつ高密度のシステムで、固定されたインターコネクトと変更可能なインターコネクトの両方を備え、ラック型フォームでご提供しています。この高速プラットフォームは、特にマルチダイ・システムや大型SoCなど、多くのFPGAを必要とするような大規模なデザインのプロトタイピングに役立ちます。従来製品のHAPS-100 4 FPGAと同様、HAPS-100 12 FPGAプラットフォームも分散型検証チーム環境におけるマルチデザイン/マルチユーザ検証をサポートしており、高いデバッグ生産性を実現します。

デザインの規模が大きくなると、大規模なプロトタイプ・システムの構築にコストがかかります。また、モデルの規模が大きくなると、モデル構築にかかる時間が予測不能になり、非常に多くの演算リソースが必要になります。これに代わるより効率的で効果的なアプローチとなるのが、モジュラー型のHAVフローです。HAPS-100-12 FPGAプラットフォームでこのフローを使用すると、検証エンジニアはシングルダイ用のプロトタイプ・モデルを構築および最適化した後、このモデルをシングルダイまたはマルチダイ・ハードウェア用に設定できるため、プロジェクトを何度も繰り返す必要がなくなります。

Microsoft社のプリンシパル・エンジニアLam Ngo氏は、次のように述べています。「高性能なHAPSプロトタイピング・プラットフォーム上で、現実に即したインターフェイスおよびシナリオを使用してマルチダイ・デザインをバリデーションすることにより、早期段階でのデザイン最適化が可能になり、ビルド時間の短縮と結果予測性の向上につながっています。プロトタイプ・モデルの種類にかかわらず同じハードウェア・プラットフォームを使用できるため、モデルの規模に合わせて使用するハードウェアをリアルタイムにシフトできます。これにより、演算およびストレージ・リソースを削減しながら、ニーズに合わせて迅速かつ容易な拡張が可能となっています。」

AIチップ・デザイン検証の過大な負担を軽減

あらゆるものがインテリジェント化する現在、チップ・デザインはますます複雑化しており、エンジニアはムーアの法則を最大限に活用しながら帯域幅と性能の要求に応える革新的な方法を見つけようとしています。こうした中、ZeBu EP2やHAPS-100 12 FPGAプラットフォームなどのHAVソリューションは、大規模なAI SoCであれマルチダイ・システムであれ、あらゆるデザインでスピード、容量、および柔軟性の要求に応えます。これらのソリューションを導入すると、エンジニアリング・チームはハードウェアの制約から解放され、プロジェクト要件に応じて検証リソースを管理できるようになります。