vol.116 先端ノードでPPA向上の新たな可能性を拓くFusion CompilerとPrimeShield

先端ノードでPPA向上の新たな可能性を拓くFusion CompilerとPrimeShield

米国シノプシス 
デジタル・デザイン・グループ  プロダクト・マーケティング・マネージャ James Chuang


現在、PPA(性能、消費電力、面積)の目標値は多くの静的指標(クロックおよびデータパスのタイミング、特定の電圧レベルでの消費電力、フロアプランのサイズと形状など)によって事前に定義されています。テクノロジ・ライブラリのキャラクタライズ、デザイン最適化、サインオフ・クロージャはすべて、これらの指標によって駆動されます。

先端ノードのデザイン、それも特にハイパフォーマンス・コンピューティング(HPC)デザインでは、非常に高いPPAの目標が設定されるため、PPAの限界をいかにして打ち破るかが常に課題となっています。本稿では、今後の先端ノードを使用したデザインにおいて、シノプシスのFusion Compiler™とPrimeShieldがサインオフのニーズにどのようにお応えするかについてご説明します。

PPA向上の新たな可能性

先端ノードでは、消費電力と性能の指標がいずれも複雑化し、幅広い範囲の変数を考慮しなければならなくなっています。 その理由を理解するために、この現象を詳しく見てみましょう。

特に先端ノードのHPCデザインでは、ダイナミック(スイッチング)電力が消費電力最適化における最大の焦点となっています。動作電圧を下げると、ダイナミック電力を直接削減できますが、これまでの設計フローでは動作電圧は静的指標でした。また、先端ノードではセル密度と電力密度が高くなることも、電源電圧レベルを下げることを難しくしている要因の1つとなっています。とはいえ、競争力のあるワット当たり性能の目標を達成するには、電圧レベルを下げることがどうしても必要となってきます。このように、消費電力に関してPPA向上の新たな可能性が生まれています。

タイミングに関しては、スタティック・タイミング解析(STA)を使用して各タイミング・パスを解析し、これらを個別に周波数指標と照らし合わせてチェックするというのが、実証済みアプローチとなっています。先端ノードでは、特に低電圧域におけるばらつきが非常に大きくなるため、それに伴う潜在的な性能ボトルネックを解析することが強く推奨されます。すべてのクリティカル・パスの統計的相関を使用してこれらのボトルネックを特定する統計的解析により、過剰な補償を防ぎ、デザインのPPA指標を改善することができます。このように、タイミング性能に関してもPPA向上の新たな可能性が生まれています。

PrimeShieldでPPA向上の新たな可能性を見つける

2017年に、PrimeTimeはファウンドリ認証済みのAdvanced Voltage Scalingテクノロジを導入し、これにより設計者は幅広い範囲内の任意の電圧レベルで高精度な解析を実行できるようになりました。このテクノロジを使用すると、特定の電圧範囲をスイープし、さまざまな電圧レベルで同じデザインを動作させることにより、目標のPPAまたはワット当たり性能が得られる電圧スイートスポットを見つけることができます。PrimeTimeのこの機能は、その高い精度と効果に定評がありますが、スイープの実行には多くの時間とリソースが必要になるという課題がありました。

その後、カスタマーからの強い要望を受け、現在ではPrimeTimeのコア・テクノロジを発展させたVminと呼ばれる新しいタイプのPPAサインオフ解析機能がPrimeShieldに導入されており、デザインが性能要件を満たすことのできる最小電圧をセルごと、またはパスごとに求めることが可能となっています。このサインオフ解析により、設計者は電圧ボトルネックを効率よくピンポイントで特定し、IRドロップのロバスト性を改善する、電圧マージンの均一性を確保する、動作電圧の微調整の余地を見つけるといったことを直接行うことができます。

こうして、可変電圧がPPA最適化の指標として利用できるようになっています。

また、PrimeShieldはPrimeTimeサインオフのコア・エンジンを利用した画期的な高速統計エンジンも内蔵しています。機械学習テクノロジによる高速化を実現したPrimeShieldは、従来の統計ソリューションでは数日から数週間を要していたクリティカル・パスに対する高速モンテカルロ統計シミュレーションをわずか数分で実行します。

PrimeShieldの特許取得済みデザインばらつき解析は統計的相関モデリングを使用しており、これまで事実上数十セルに対してしか実行できなかった解析と最適化を数十億セルの大規模なSoCに対しても実行できるようになっています。このように実行時間の障壁が取り除かれたことで、規模を問わずあらゆるデザインに対して完全な統計的ばらつき解析と最適化を実行することができます。

こうして、性能ボトルネックの統計的解析もPPA最適化の指標として利用できるようになっています。

Fusion CompilerでPPA向上の新たな可能性をつかむ

Fusion Compilerは、インプリメンテーションおよびPPA最適化ステージでシノプシスの定評あるゴールデン・サインオフ・ソリューションを利用できる業界唯一のデジタル・デザイン・インプリメンテーション・ソリューションです。Fusion Compiler独自のAdvanced Fusionテクノロジにより、インプリメンテーション環境内からあらゆるサインオフ解析を迅速かつシームレスに実行できます。

PrimeShieldのVminおよび統計解析テクノロジも例外ではありません。サインオフ精度の解析と強力なサインオフ・ドリブンの最適化手法を組み合わせることにより、Fusion CompilerとPrimeShieldは先端ノードを使用したSoCのPPAクロージャとサインオフを再定義します。こうして、従来の枠を越えたPPA最適化が可能になり、PPAの改善を通じてSoCデザインのワット当たり性能を高めることができます。

新しいVmin解析および最適化の機能を先行ユーザーに導入したところ、スーパーオーバードライブ駆動の条件を満たしながら全体的な消費電力を最大15%削減できるほか、標準動作モードでもワット当たり性能が大幅に向上するなど、目覚ましい成果を上げています。

PrimeShieldとFusion Compilerのおかげで、先端ノードのサインオフにおいてPPAの限界を打ち破ることが容易となっています。Fusion Compilerに対するユーザーの声は、こちらでご覧いただけます。PrimeShieldに関する技術解説は、こちらでご覧いただけます。