解决 5G 新无线调制解调器不断变化的 DSP 和控制器需求

Synopsys 高级产品营销经理 Graham Wilson

3GPP 发布的第 15 版 ITU 通信标准定义了 5G 标准。5G 标准极大地拓宽了蜂窝无线通信的范围,不仅覆盖了高数据速率的移动设备,还覆盖几十亿低数据速率联网 IoT 边缘设备和延时攸关的边缘节点,例如无人驾驶汽车、无人机和工业自动化。蜂窝调制解调器的构建和开发非常复杂,需要通过完整的认证之后才能发布。因此,调制解调器开发人员会希望重复利用现有的硅片,实现 5G 调制解调器用途所需的不同配置和扩展因子。图 1 显示了 5G 规范中这些配置的范围和可扩展性。

图 1:5G 调制解调器配置和扩展因子

为了以更低的延时实现超高的数据速率,5G 调制解调器架构师都在寻求优化多任务专用可编程内核的计算。其中包括超长指令字 (VLIW)/宽幅单指令多数据 (SIMD) 的 DSP 内核和算法优化处理器提供的各种 ISA 和架构内核。这些处理器连接在异构多核子系统中,启用后可运行预先分配的算法计算。使用预定义算法专用内核有助于在开始执行操作时减少延迟,从而缩短延时。另一种提高性能和缩短延时的技术是将其分载到硬件模块加速器上。将这些硬件模块耦合到核或控制器集线器系统能够在这些块之间实现最短延时和最优数据移动。

如果有许多异构芯核和硬件模块并行运行,5G 调制解调器控制系统的要求和复杂性就会显著提高,包括:

  • 高效控制处理
    • 快速上下文切换
    • 快速中断响应并支持大型中断源
  • DSP 具备能力
    • 高效运行短矢量循环 DSP 代码,而不需加载到主 VLIW/宽幅 SIMD DSP 内核上
    • 避免因切换到不同的核来执行 DSP 代码而产生的开销
  • 存储器架构具备灵活性
    • 支持快速本地存储器
    • 为大型代码库提供多层缓存
  • 可预测性
    • 关键事件处理功能的期限要求严苛(TTI 为 1ms 甚至更短)
    • 紧耦合存储 (CCM) 实现可预测存储访问时间
    • 缓存控制(例如预取、锁定)实现可预测最坏情况缓存行为
  • 高效休眠模式可降低功耗
  • 低延时操作
    • 高效连接硬件模块
    • 用于编程硬件加速器并高效处理数据传输(例如,通过 DMA 传输)
  • 多核支持

除了调制解调器系统能够同步并保证多核和硬件模块之间的操作之外,在用户设备采用的初始同步和信号交换中,系统控制器也能够处理非顺序代码执行操作。此外,需要运行第 1 层接口调度来管理 LTE 时间线。

此类处理需要一种结合了 DSP 和控制器功能的不同类型的处理器。传统的组合解决方案能够高效运行控制和 DSP 代码;却不能满足紧耦合硬件模块连接方案、高效上下文切换和多核支持的要求。Synopsys 的支持 DSP 的 DesignWare®ARC® HS47D 处理器是一种能够满足 5G 调制解调器控制系统所有要求的芯核。因此,世界上许多一级 5G 调制解调器开发人员都以其作为系统控制器。

 

领衔 DSP 和控制性能

ARC HS47D 芯核基于先进的 10 级流水线,可实现双发射超标量指令执行。该流水线和超标量架构能够延迟算术逻辑单元 (ALU) 的执行。根据具体的芯核资源和条件指令的环境,延迟 ALU 可在允许指令执行之前留出更多周期来解决相关条件。此外,还有提前判定分支预测错误的方案,也能大大减少流水线停滞并改善控制操作性能。

DSP 扩展包括 150 多个 DSP 指令,用于定点、复杂数据类型以及芯核原生的浮点(单精度和双精度)计算。内核可以持续执行双 MAC(16 位 x 16 位)操作,并具有用于关键数字滤波器功能的四 MAC(16 位 x 16 位)操作。超标量架构的并行指令执行结合了芯核的高级加载/存储单元,可实现高性能持续 DSP 计算,其 DSP 能力可与 DSP 专用核相媲美。

凭借所有这些架构和 ISA 功能,HS47D 可以实现 2.5GHz (16nFF) 的典型时钟频率,并提供足够的性能开销,以满足额外的计算需求增长。该芯核还提供业界领先的 5.2 CoreMarks/MHz 基准数以及 3.0 Dhrystone MIPS/MHz 的性能。

低延时

HS47D 芯核在 SoC 中提供的连接方案选项数量名列前茅。在模块化总线接口(如 AMBA 等)的顶部有连接到 HS4xD 芯核的单独外设总线。如今有一种零延时外设总线,它只能通过处理器访问并具有专用的存储器映射区域。SoC 开发人员可以把自己的 AMBA 外设连接到这种外设总线,借助其延时和延迟,将性能攸关外设与主要 AMBA 总线隔离开来。

HS47D 芯核支持 ARC 处理器扩展 (APEX) 技术,该技术支持指令集扩展、寄存器组、自定义寄存器和自定义接口。这使得开发人员能够添加可加速关键算法的自定义指令和寄存器,从而在需要时提供非常高的性能。通过使用 APEX 添加自定义指令,开发人员可以大大减少关键算法计算所需的周期数,从而显著减少计算和延时。

图 2:ARC HS 处理器配置选项

使用 APEX 寄存器扩展,可以将硬件模块连接到可以直接访问的 APEX 寄存器。这些寄存器可以提供任何宽度或规格,因而适合硬件模块操作。这让用户硬件模块能够直接连接到芯核并接受芯核指令控制。HS47D 芯核提供集群 DMA 引擎,可实现分载外设和存储器之间的数据移动。集群 DMA 受 HS47D 芯核控制。

实现低延时高性能系统控制的另一个关键因素是使用高效的多核连接方案。通常,5G 调制解调器控制系统使用两个、四个或更多 ARC HS47D 处理器。系统开发人员可使用具有多核一致性和数据移动模块的 ARConnect 技术,快速构建多核系统。图 3 显示了采用 ARC 多核 HS47D 处理器的连接模块简图。

图 3:采用 ARConnect 的多核系统

多标准功能

借助用于实现高性能低延时 5G 调制解调器的专用系统,在需要实现向后兼容蜂窝标准(尤其是 2G 和 3G 标准)时可能会降低灵活性。有时,过低的处理要求不适合现有经过任务优化的异构芯核;而且 VLIW/SIMD DSP 芯核的矢量步长过宽,无法映射算法。

许多在 5G 调制解调器中使用 HS47D 的一级制造商发现,HS47D 多核系统提供了适当级别的 DSP 和控制性能,可以运行 2G 和 3G,以及卫星通信标准 (GNSS),这允许 5G 系统的主要计算引擎处于低功耗待机状态。

此外,在整个异构系统划分 5G 算法可支持在 HS47D 多核系统上运行 5G 计算。例如,如果不能校正传输错误,可以运行混合自动重传请求 (HARQ) 控制,执行请求重传。该操作与 HARQ 硬件单元和前向纠错 (FEC) 同步运行。除此之外,5G 调制解调器开发人员还经常在 HS47D 上运行不连续接收 (DRX) 控制,这是一种定期重复休眠和唤醒模式的节能技术。 

结语

5G 调制解调器系统需要超高数据速率和超低延时。为了满足这些需求,要求为调制解调器系统开发更加异构和更高性能的控制系统。实践证明,HS47D 是执行系统控制的理想选择,因为它利用 DSP 功能执行高性能控制操作,提供业界领先的 5.2 CoreMarks/MHz 基准性能。

除了这种性能外,HS47D 在硬件加速器模块的连接方案中也具有很大的灵活性,无论是直接连接到芯核还是通过专用总线接口连接,都可以降低延时。HS47D 处理器可配置为具有支持多核一致性模块的多核系统,允许系统开发人员扩展计算级别,以满足 5G 系统控制应用最苛刻的需求。

 

网站:DesignWare ARC HS4x 网页

数据手册:DesignWare ARC HS4x 数据手册