HAPS-80 原型

HAPS-80 原型

两周内交付 ASIC 和 SoC 设计原型

ASIC IP 和 SoC 设计的原型是确认新设计不仅符合特定规范或标准,同时也满足客户需求的最可靠和最经济的方式之一。Synopsys 的 HAPS®(高性能 ASIC 原型验证系统)原型验证系统旨在提供理想的系统性能,并且在尽可能短的时间内实现与物理接口轻松集成。

Synopsys HAPS ProtoCompiler 软件内建 HAPS 系统架构知识,可自动进行分割。相比于非集成原型,首次原型验证平均时间可以缩短到小于两周,且后续编译迭代只需几小时。

HAPS-80 Prototypes and features in a flow chart

HAPS-80 特性:

  • 模块化系统架构可从 2600 万到扩展到超过 16 亿 ASIC 门,满足从单个 IP 模块到处理器子系统以及整个 SoC 系统各种设计大小。对于规模为 50 万到 400 万 ASIC 门的系统,请参见 HAPS Developer eXpress (HAPS-DX) 系列。
  • 提供将单个 FPGA IP 模块集成到多个 FPGA SoC 模块系统中的移植方法,更大限度跨工程团队的复用原型
  • 增强的 HapsTrak 3 I/O 连接器技术结合高速时分复用,相对于传统的引脚复用,在数据吞吐率方面提供高达 3 倍性能改善
  • 系统定义和启动工具加速硬件组装,确保原型的机电完整性
  • 先进的电源和散热管理
  • 设计规划工具使原型设计时间减少 2-3 个月,简化从模块级 IP 验证到全系统集成的流程
  • 系统配置软件提供直接查询和控制实时系统的系统配置
  • 高速非侵入式深度追踪调试功能可捕获每个 FPGA 超过 1,000 个调试信号位,并将结果存储到板载内存资源
  • 本地以太网连接通过连接到标准网络集线器,无需额外硬件即可获得全局访问系统的能力
  • 多设计模式支持跨 HAPS 系统中同时执行多个设计
  • HAPS UMRBus 提供硬件基础架构、操作系统设备驱动程序,以及各种 API 与连接至 Windows 或 Linux 工作站 的 Synopsys FPGA 的原型进行配置和数据交换
  • 高级使用模式,包括混合原型设计
  • HAPS-80 原型验证系统提供 1、2 或 4 个 FPGA 模型的任意组合

优势

可靠性

大量的测试和严格的产品发布标准,有助于确保 HAPS 用户能够享受到高可用性、高可靠性和跨单元的功能一致性的好处

高性能

HAPS 原型设计可提供从独立 IP 模块到整个 SoC 系统(集成了各 CPU 子系统)范围内各种不同场景下的验证,凭借其卓越的性能,成为业界领先产品。

可扩展容量

HAPS-80 系统采用模块化硬件架构以及全新新大容量 FPGA 技术,可扩展为 2600 万到超过 16 亿个 ASIC 门。

可观测性和可控性

提供 FPGA 间的无缝信号捕获以及一系列数据存储选项,可广泛访问并控制原型资源和分区计划,同时把对其造成的影响降至更低。

轻松启动

来自行业领先 EDA 供应商的 IP 和 ASIC RTL 移植技术,让您能够更加轻松地提供高性能原型。

连接选项

独立的基于 FPGA 的原型的优势显而易见,而 HAPS-80 工作站连接则可简化从仿真环境移植的操作,实现集成了 SystemC/TLM 模型的混合系统,从而获得更快的 SoC 原型启动。