布局和布线

行业领先的布局和布线系统

使用 IC Compiler II 实现高性能成功设计

IC Compiler II 是完整的布局和布线系统,可使所有工艺节点的设计吞吐量加快 10 倍,同时还能提升最终结果质量 (QoR)。

为先进设计加快成果时间

IC Compiler II 专为解决当前高度敏感的上市压力而量身打造,同时为扁平化及层次化设计规划、早期设计探索和原型制作、布局和优化、时钟树综合、布线、合规制造、电源完整稳健性及应对低功耗挑战等,提供业内最佳解决方案。通过领先的 signoff 技术,不仅仅是在 Synopsys 的设计平台内,还在更广泛的整个产业范围内,IC Compiler II 都能够在底层运行 RedHawk™ 融合分析,来提供与 ANSYS® 的 RedHawk signoff 结果完美关联的设计中的轨道分析。现在,用户已能执行自动预防和修复步骤来最大程度地提到设计稳健性。