深入了解 OpenHBI Die-to-Die 标准

简介

在设计 multi-die SoC 时，系统架构师面临多种设计选择和权衡。或许最基本的就是选择最佳的 SoC 封装技术：

• 2D 封装，晶粒组装在有机基材和层压板上
• 2.5D 封装，中介层使用硅或再分配层 (RDL) 扇出，用于在 SoC 中路由晶粒间信号
• 3D 封装，使用混合粘合技术来垂直堆叠晶粒
• 以上三种封装技术的组合

图 1 显示了设计师可以使用的各种封装选项。

为何使用并行 die-to-die 接口？

并行 die-to-die 接口基本上都包含了大量的（上千个）IO 引脚，来驱动跨晶粒的单端信号。由于每个引脚的数据速率仅为几个 G 字节/秒 (Gbps)（8 至 16 Gbps），且晶粒之间的距离仅为几毫米（3 至 5 毫米），因此驱动器和接收器都可以简化，同时实现远低于 1e-22 至 1e-24 的系统误码率 (BER)。不需要额外的纠错机制，例如前向纠错 (FEC) 和重试，系统 BER 就可以满足要求，从而避免增加链路复杂性和延迟。

通过简化 IO、消除串并转换 (SerDes) 步骤，并避免超高速信号传输，并行 die-to-die 接口能够实现极高的能效和较低的延迟，同时支持整个链路的极高吞吐量。因此，并行 die-to-die 接口对于不受封装成本和装配限制的高性能计算应用 SoC 非常有吸引力。

什么是 OpenHBI？

OpenHBI 利用 JEDEC 的 HBM3 电气特性和 IO 类型来降低风险。它使用低电压和未端接的单端 DDR 信号来传输晶粒之间的数据。

OpenHBI 标准具有许多关键特征：

• 整合多个 OpenHBI 兼容 的 die-to-die 接口，实现互操作性
• 利用 JEDEC HBM3 IO 类型和电气特性
  • 可与支持 HBM 存储器和 OpenHBI 标准的双模 HBM 主机控制器互操作
• 支持硅中介层和晶圆级集成扇出或同等技术
• 实现对称 die-to-die 接口
• 实现目标速度：每引脚 8Gbps，正迈向 12-16 Gbps
• 在最高数据传输速率时提供长达 3mm 的互连距离
• 实现小于等于 0.5pJ/bit 的功耗目标
• 提供大于 1.5T 位/毫米（包括发射器和接收器）的线性（边缘）带宽密度
• 定义 PHY 和逻辑 PHY 抽象层，轻松适配上层
• 支持正常的和旋转的晶粒方向
• 可以调整带宽和边缘（DW 数量）以匹配各种用例
• 支持小芯片 (Chiplet) 配置和测试 (CCT) 接口
• 支持通道修复，提高制造良率

OpenHBI 标准主要针对图 2 所示的下层（PHY 和逻辑 PHY 层）。然后将适配器层用于与上层（协议层）进行连接。因此，系统实现不依赖于各个应用所用的协议。