DesignWare技术通报 – Q4 20
- 高速DDR IP中基于固件的训练优势 — 本文概述了训练高速DDR存储器接口的三种不同方式,并着重介绍了基于固件的训练优势。
- 针对 112G SerDes PHY IP 准确建模和集成的注意事项 — 如何通过准确的IBIS-AMI建模预测SerDes链路性能,并实现SoC与可感知位置的112G SerDes PHY IP更有效地集成。
- 使用可扩展的多核处理器满足嵌入式应用中不断提高的性能要求 — 用于嵌入式应用的可扩展多核处理器。
- 使用 Die-to-Die PHY IP 的系统级封装的量产测试 — 使用Die-to-Die PHY IP的系统级封装 (SiP) 进行高效的生产测试,如何能确保最终成品没有缺陷,并尽可能提高良品率。
- 采用 USB4 升级 SoC 设计 — 了解新的复杂的USB4标准,包括线缆、连接器和SoC构件。
- 为 AI SoC 选择存储器IP以及架构 — 为需要强大计算能力的新型AI SoC选择正确的存储器架构和IP。