联合研讨会: 3DIC先进封装的发展趋势和对EDA的挑战

活动概要

3DIC是电子设计从芯片设计走向系统设计的一个重要支点,也是整个半导体产业的转折点,想要了解后摩尔时代异构集成的发展趋势和对EDA的新使命吗?先进封装的EDA设计挑战该如何解决?欢迎加入新思科技与芯和半导体联合在线研讨, 4月1日 -  15日周五下午我们不见不散!

packaging

主题:3DIC先进封装的发展趋势和对EDA的挑战

直播日期与时间: 4月1日 北京时间 16:30 -17:30

演讲人:苏周祥

职位: 芯和半导体技术支持总监

摘要: 随着摩尔定律接近物理极限,通过SOC单芯片的进步已经很难维系更高性能的HPC,整个系统层面的异构集成将成为半导体高速增长的最重要引擎之一。越来越多的系统公司开始垂直整合,自研芯片已经成为新的风潮,这其中,2.5D/3D IC先进封装设计分析将是整个半导体行业未来五年最受瞩目的领域。

由于3DIC的设计流程中引入了包括Interpoer层在内的众多新的设计需求,传统的芯片设计流程显然已经无法胜任。一个统一的3DIC先进封装设计分析全流程,在确保数据连贯性和一致性的同时,需要满足众多新的设计需求,需要实现芯片-Interposer-封装整个系统级别的协同仿真、甚至多物理分析,并在制造验证阶段,加入封装制造规则、组装规则、合规检查等。

在本次讲座中,嘉宾将为设计师全面分析3DIC先进封装最新的发展趋势,以及EDA如何迎接这其中的各项设计挑战。

chip design

主题:3DIC先进封装设计全流程EDA解决方案 – 设计篇

直播日期与时间: 4月8日 北京时间 16:30 -17:30

演讲人:杨柳青

职位: 芯和半导体技术支持工程师

摘要: 随着人工智能、大数据、云计算、异构计算等行业的快速发展,先进封装集成技术已经占据了技术与市场规模上的制高点。3DIC是电子设计从芯片设计走向系统设计的一个重要支点,也是整个半导体产业的转折点,相关的EDA解决方案也是必备的战略技术点,包括:1、TSV/Bump Planning;2、Auto Routing for all HBM types;3.、3DIC top-level design;4、3DIC LVS/DRC check;5. 3DIC extraction等。通过EDA解决方案将不同工艺节点的硬核芯片进行三维集成,实现大SOC都不能完成的功能,真正达到大带宽、低时延、高存储的新基建信息高速公路的核心指标,大大缩短芯片设计难度、成本及上市周期。

在本讲座中,嘉宾将为设计师全面分析3DIC先进封装设计全流程解决方案中的设计部分。

chip design

主题:3DIC先进封装仿真全流程EDA解决方案 – 仿真分析篇

直播日期与时间: 4月15日 北京时间 16:30 -17:30

演讲人:胡成志

职位: 芯和半导体技术支持工程师

摘要: 随着芯片制造工艺不断接近物理极限,芯片的布局设计——异构集成的3DIC 先进封装已经成为延续摩尔定律的最佳途径之一,3DIC 将不同工艺制程、不同性质的芯片以三维堆叠的方式整合在一个封装体内,提供性能、功耗、面积和成本的优势,与此同时也带来了诸多设计分析方面的挑战。

一个完整的3DIC 全流程解决方案,需要完善的2.5D/3DIC仿真分析能力,提供从信号完整性仿真、电源完整性仿真到最终签核。作为一个完全集成的单一操作环境, 可极大地提高3DIC先进封装设计的仿真优化速度,可广泛应用与高性能先进芯片如GPU,CPU,FPGA异构集成大芯片的设计。

芯和半导体是国内唯一布局了3DIC先进封装的EDA企业,在2021年下半年联合新思科技已在全球成功首发了“3DIC先进封装设计分析全流程”EDA平台。

在本讲座中,嘉宾将为设计师全面分析3DIC先进封装仿真分析全流程解决方案中仿真分析部分的重点和精彩案例。

如何报名


活动日期:2022年4月1日 -15日 周五

活动时间:16:30-17:30 p.m.

直播:扫描二维码报名