DesignWare DDR IPソリューション

DesignWare DDR IPソリューション


概要

DesignWare® DDRメモリ・インターフェイスIPファミリーは、幅広い高性能なDDR4、DDR3、DDR2、LPDDR、LPDDR2、LPDDR3、LPDDR4 SDRAMまたはメモリー・モジュール(DIMM)とのインターフェイスを1つ以上必要とするシステムオンチップ(SoC)向けに、包括的なシステムレベルのIPソリュー ションを提供します。高データ帯域幅、ローパワー、高度なシグナリング機能向けに最適化された包括的なDesignWare DDRメモリ・インターフェイスIPソリューションには、各種のスケーラブルなデジタル・コントローラIP、最大4267 Mbpsのシリコン実証済みメモリー・システム・パフォーマンスを達成する統合型のハードマクロPHY IP、検証用IPが含まれます。Synopsys DesignWare DDR PHY IPコアは、下記にあるPHYの詳細タブのとおり7種類あります。

すべてのDFI対応DDR PHYはシノプシス独自のDesignWare DDR PHY Compilerでサポートされています。シノプシスのDesignWare拡張ユニバーサルDDRメモリ/プロトコル・コントローラIPはDFI互換インターフェイスを搭載しており、低レイテンシーと少ないゲート数でありながら、広帯域を実現しています。特定用途向けの付加機能としてAMBA AXI/AXI4のQoSとRAS機能があり、面積と機能のご要望に沿ったコントローラを提供します。

また、シノプシスのDesignWare HBM2 IPを利用すれば、DDR4 IPの12倍の帯域幅が実現し、グラフィック、高性能コンピューティング、ネットワーキング向けSoCの電力効率が10倍向上します。

DDR5 IPにご興味のあるお客様は、当社までお問い合わせください。追って詳細をご連絡します。 

DesignWare DDR PHY 対応SDRAM /
最大データ転送速度
メモリー・インターフェイス
コントローラ
一般的な用途
DDR4/3 PHY DDR4 / 3200Mbps
DDR3 / 2133Mbp
DFI 4.0 最大3200Mbpsに対応する高性能なDDR4/3を必要とする28nm以下の設計
DDR4 multiPHY DDR4 / 2667Mbps
DDR3 / 2133Mbp
LPDDR2 / 1066Mbps
LPDDR3 / 2133Mbps
DFI 3.1 最大2667Mbpsに対応する高性能なDDR4/3、および最大2133Mbpsに対応する高性能なモバイルSDRAM·(LPDDR3/2)を必要とする28nm以下の設計
LPDDR4 multiPHY LPDDR4 / 4267Mbps
LPDDR3 / 2133Mbps
DDR4 / 3200Mbps
DDR3 / 2133Mbp
DFI 4.0 最大4267Mbpsに対応する高性能なモバイルSDRAM(LPDDR4/3)、および最大3200Mbpsに対応する高性能なDDR4/3を必要とする28nm以下の小型メモリー・サブシステム向け設計(14/16/10nm FinFETなど)
Gen 2 DDR multiPHY DDR3 / 2133Mbp
LPDDR2 / 1066Mbps
LPDDR3 / 2133Mbps
DFI 3.1 最大2133Mbpsに対応する高性能なモバイルSDRAM(LPDDR3/2)、および最大2133Mbpsに対応する高性能なDDR3を必要とする28nm以下の設計
DDR multiPHY DDR3 / 1066Mbps
DDR2 / 1066Mbps
LPDDR / 400Mbps
LPDDR2 / 1066Mbps
DFI 2.1 最大1066Mbpsに対応するDDR3/DDR2とLPDDR/LPDDR2のサポートを必要とする65~28nmの設計
DDR3/2 SDRAM PHY DDR3 / 2133Mbp
DDR2 / 1066Mbps
DFI 2.1 最大2133Mbpsに対応する高性能なDDR3を必要とする65~28nmの設計
DDR2/3-Lite/mDDR DDR3 / 1066Mbps
DDR2 / 1066Mbps
LPDDR / 400Mbps
DFI 2.1 最大1066Mbpsに対応するDDR3/DDR2とLPDDRのサポートを必要とする65~40nmの設計