新思科技設計平台獲台積公司創新SoIC晶片堆疊技術的認證

本篇新聞稿已於4/23/2019於美國加州山景城發佈

重點摘要：

• 為新的晶片堆疊技術提供有效率的支援，可確保實現最高效能的3D-IC解決方案。
• 該解決方案包括多晶片(multi-die)佈局實作，以及輔以實體驗證(physical verification)的寄生萃取(parasitic extraction)和時序分析(timing analysis)。
• 與先期客戶合作，加速高度整合之新一代產品的上市時程。

（台北訊）新思科技近日宣布新思科技設計平台(Synopsys Design Platform)已通過台積公司最新系統整合晶片(System-on-Integrated-Chips，TSMC-SoIC^™)3D晶片堆疊(chip stacking)技術的認證。其全平台的實現能力，輔以具備高彈性的參考流程，能協助客戶進行行動運算、網路通訊、消費性和汽車電子應用，對於高效能、高連結和多晶片技術等設計解決方案的部署。

新思科技設計平台是以設計實作與簽核解決方案為中心，其大量的參考方法(reference methodology)包括先進的貫穿介電導通孔(through-dielectric-via，TDV)建模、多晶片佈局攫取(layout capture)、實體平面規劃(physical floorplanning)和實作，以及寄生萃取與時序分析和可高度擴展的實體驗證(physical verification)。支援台積公司先進SoIC晶片堆疊技術的新思科技設計平台之主要產品特色如下：

• IC Compiler^™ II 佈局繞線： 為多晶片IC的高複雜度提供高效率的設計攫取和靈活的規劃。高品質的繞線支援涵蓋TSV、TDV、凸塊(bump)和RDL連結解決方案。
• PrimeTime^®時序簽核：全系統靜態時序分析(static timing analysis，STA)，支援多晶片靜態時序分析。
• StarRC^™ 萃取簽核：為3D-IC方法論提供先進的功能，可處理多晶片寄生交互作用，並為TDV和TSV提供新的建模。
• IC Validator實體簽核：提供DRC與LVS的驗證，包括支援SoIC跨晶粒(cross die)介面DRC/LVS檢查。

台積公司設計建構管理處資深處長Suk Lee表示：「系統頻寬與複雜度的挑戰促成創新產品的問世，台積公司推出全新的3D整合技術，並藉由有效的設計實作將高度差異化產品推向市場。我們與新思科技持續的合作關係，為台積公司創新的SoIC先進晶片堆疊技術提供了可擴展的方法。我們期待雙方客戶能受惠於這些先進的技術和服務，以實現真正的系統級封裝(systems-in-package，SiP)。」

新思科技設計事業群聯席總經理Sassine Ghazi指出，新思科技與台積公司近期的合作成果，將可在系統規模和系統效能上帶來突破性的進展，新思科技的數位設計平台以及雙方共同開發的相關方法，將使設計人員在佈署新一代多晶片解決方案時，能更有信心符合嚴格的時程規劃。

--------------------------------------------------------------------------------------------------------------------------------------------------------------

關於新思科技 (Synopsys)

新思科技是專為開發電子產品及軟體應用的創新公司，也是提供「矽晶到軟體(Silicon to Software™)」解決方案的最佳合作夥伴。身為全球第15大的軟體公司，新思科技長期以來是全球電子設計自動化(EDA)和半導體IP領域的領導者，並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的設計工程師，或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師，新思科技都能提供所需的解決方案，以協助工程師完成創新、高品質並兼具安全性的產品。
更多詳情請造訪：www.synopsys.com。  

###

新聞連繫

台灣新思科技  何茂宗
(02) 2345 3020分機55826