DSO.ai
AI驱动的设计应用
了解更多 →
为了增强数字设计约束收敛流程，新思科技于2022年9月16日收购了总部位于美国俄勒冈州的黄金时序约束（SDC）公司FishTail Design Automation。完成收购后，新思科技现在可以在数字设计系列产品中提供统一的一站式约束生成、验证、管理和签核解决方案。
时序约束变得日益复杂，这在功耗、性能和面积（PPA）、设计收敛时间（当约束未得到满足时）以及整体上市时间方面都会影响结果质量。作为新思科技的长期合作伙伴，FishTail Design Automation为从RTL到签核的端到端约束生成和验证（以误报最小的方式验证约束）提供了市场领先的解决方案。FishTail的各项技术可以继续单独使用，同时也将紧密集成到新思科技的数字设计流程当中。
近日，新思科技芯片实现事业部工程高级副总裁Jacob Avidan接受采访，详细探讨了本次收购将如何更好地融合约束技术，以及开发者将如何从中受益。
问：首先了解下收购背景，为什么管理时序约束变得越来越困难？
答：芯片设计越来越复杂，在时序等领域提供准确的物理约束这一需求也变得越发迫切。时序受到许多外部因素的影响，比如与其他模块的集成、版图规划和布线等。时序约束需要通过设计流程来妥善管理，它们会经历多次迭代，并以能够保留设计意图的方式传递到下一阶段，所以准确性非常重要。当下，由于时钟和小芯片（chiplet）数量不断增加，分层约束也越复杂，如果设计团队还必须要对来自不同供应商提供的不同工具做好交接管理，随之而来的挑战也可想而知。
问：FishTail有什么过人之处吗？
答：FishTail的解决方案支持时钟约束与时序异常生成、形式化约束验证和交互式调试，以及检查、映射、升级、降级和等效性验证。该公司的SDC生成解决方案能够读取设计的RTL，并生成设计的时钟定义、I/O延迟、时钟组、时钟检测和时序异常。
FishTail的SDC验证流程能够读取设计的RTL描述，以及门级或RTL级Tcl约束，然后将约束映射到设计，并标记出语法和约束应用问题，同时会对约束进行形式化验证。SDC验证技术让开发者无需进行门级仿真。
问：此次收购对新思科技有哪些好处呢？
答：通过此次收购，新思科技将为客户提供从RTL到门级时序约束处理的一站式统一解决方案，从而为客户提供从验证到实施再到签核的出色的约束收敛流程。而当今市场上的许多流程都各自为政，需要多种EDA工具和电子表格的方法。以后，新思科技将更好地帮助客户解决因时序约束处理变得愈加复杂而面临的巨大生产力和PPA挑战。新思科技一直努力在Fusion Compiler™ RTL-to-GDSII设计产品中融合综合、布局布线和签核技术，而将RTL级和门级时序约束管理整合到一个统一的的支柱方案，用于时序约束。
未来，新思科技还计划推出更多的性能优化解决方案，并继续扩充现有功能。此外，新思科技的全球技术支持团队将扩大规模，以便更好地与客户合作，帮助客户优化约束处理。
问：统一的约束处理解决方案对设计团队有何好处？
答：通过在设计流程早期自动生成和验证黄金时序约束，开发者将改善芯片设计流程。开发者们将通过已被证明是正确的完整约束来推动芯片实现过程，并在实现过程中对约束进行管理。因此，芯片的时序、面积和功耗都将得到改进，同时芯片实现的时间会缩短，后端时序收敛迭代也会大幅减少。此外，通过使用专有形式化引擎证明设计约束的正确性，开发者可以降低因时序异常错误而导致芯片设计失败的风险。
问：新收购的时序约束技术将如何融入新思科技的数字设计流程中？
答：FishTail的方案是通过在设计流程初期自动生成和验证黄金时序约束来改进芯片设计流程。借助FishTail的技术，我们可以利用自动化功能对复杂的RTL或门级设计进行抽象处理，以提取设计的行为和结构，只保留执行任务所需的信息。因此，我们的解决方案一夜之间就能生成并验证数百万门级设计中的时序异常，同时提供出色的结果质量（即没有误报）。
我们通过此次收购实现了一种可随芯片实现进展来管理设计约束的解决方案。这些功能与新思科技PrimeTime®套件和Fusion Compiler RTL-to-GDSII解决方案形成了互补，其中前者为时序、信号完整性、功耗和变异感知分析提供了一种可靠的黄金签核解决方案，而后者与新思科技Design Compiler®NXT RTL综合解决方案一起实现了高度融合的全流程数字化实现。Design Compiler NXT解决方案提供了快速、高效的优化引擎、云就绪（cloud- ready）分布式综合，以及一种高精度的RC估算方法。客户将能够在我们的约束处理环境中完成各种约束处理工作，避免市场上常见的繁琐、易出错的多工具手动流程。
总而言之，新思科技将通过更强大的前端、实现和签核流程，继续帮助我们的客户成功设计出芯片。
Continue Reading
