新思科技在线《芯课程》系列:大规模ASIC设计实现多FPGA原型验证的难与易

《芯课程》大规模ASIC设计实现多FPGA原型验证的难与易

课程简介

随着AI和5G等技术兴起,ASIC设计规模增长越来越快,软件开发越来越迫切需要提前进行,系统级软硬件验证变得越来越重要。以往通过不断裁剪设计以适应FPGA平台的方式已经很难满足当今项目的软件开发和系统验证需求。同时,传统软硬件分离的FPGA的原型验证技术已经很难解决如今所面临的主要挑战:  

  1. 自动化分割到设计多个最大容量FPGA器件;
  2. 设计分割到多个FPGA实现高性能原型系统;
  3. 设计分割到多个FPGA后的全方位调试能力;

主讲师:陈国富

新思科技资深ASIC应用工程师

课程亮点

通过我们的专家介绍HAPS软硬件集成FPGA原型验证方案,您将了解到:

  • 数亿门的ASIC设计的高性能FPGA原型验证平台实际上可以轻松实现,
  • HAPS如何解决传统软硬件分离FPGA验证方案难以跨越的技术障碍。

活动详情


时间:2020年10月23日 16:30 - 17:20 p.m.

回看:请扫描或点击二维码

了解更多