VC LP 

下一代低功耗静态检查解决方案 

概述
为了能够支持当今各种电子产品(从移动设备到服务器、网络等)日益增长的先进电源管理需求,SoC 设计采用了低功耗设计技术。先进的低功耗技术,比如电源门控、保持模式、低电压待机和动态电压调节 (DVS) 等,采用电压控制以实现精细的电源管理并得到越来越普遍的采用。由于低功耗设计架构和行为的性质,低功耗验证的复杂性比电源常开时的验证具有更高的挑战性,差异可达指数级别。原生低功耗仿真和先进的低功耗静态验证和签核必须能够应对增加的复杂性,并且仍然实现所有验证目标。

VC LP 数据手册

VC LP

低功耗设计的静态检查挑战
先进的意图驱动的低功耗设计流程需要完整、快速地检查设计流程中每个阶段的低功耗实现和行为的有效性。此外,分析、调试和修复违规必须简单而高效,以便有效地让设计人员在设计流程早期消除可能毁掉设计的低功耗缺陷。

低功耗 SoC 设计划分为多个电源域,这些电源域可以由一个或多个低功耗设计技术分别控制,而验证的复杂性会随着电源域的数量呈指数上升。此外,越来越严格的电源要求使得有必要使用多个电源电压,因此从另一维度增加了验证的复杂性。最后,低功耗设计通常在多种模式下运行,每种模式对应一个或多个电源状态——从第三维度增加了复杂性。低功耗设计的全面验证不仅仅需要对所有电源域、电源电压的所有组合以及所有电源状态和模式进行验证,在设计从一个操作模式转换为另一个操作模式时,还需要验证电源状态的具体转换和转换顺序。在这些无比复杂情境下产生的一个缺陷就可能引发芯片功能故障。

图 1:VC LP 检查、报告和免除流程

图 1:VC LP 检查、报告和免除流程

低功耗设计技术在设计流程的不同阶段,增加了新的设计元件。RTL 中可能存在违反低功耗设计原则的架构设计漏洞。隔离单元通常会通过逻辑综合自动加入。保持寄存器的连接需要在逻辑综合后进行验证,并在布局布线后再次进行验证。多电压设计需要合适的电源和接地引脚连接到指定的电源网格。必须在设计流程的所有阶段全面运行低功耗静态检查,以便在所有这些情况下准确地验证设计实现和行为的正确性。

VC LP
VC LP 是一种多电压低功耗静态规则检查解决方案,可帮助清理 IEEE 1801(统一功率格式 [UPF])低功耗设计意图并验证 UPF 低功耗设计意图是否准确地实现并正常运行。VC LP 提供广泛的报告、过滤和免除功能,以简化和加快最复杂的低功耗验证签核流程。VC LP 提供高效率的有效低功耗调试功能。VC LP 还可与 VC CDC 和 VC Formal 完全集成。使用上述三种产品之一或全部时仅需进行一次设计加载和设置,因为这三种产品具有相似的可用性、报告和调试功能。

图 2:违规报告压缩
图 2:违规报告压缩

关键功能与优势
  • 功耗意图一致性检查: 在语法和语义上检查 UPF,有助于在实现之前验证 UPF 的一致性。错误的功耗意图将导致错误的低功耗设计实现。UPF 一致性检查可确保推动低功耗实现的功耗意图规格在语法和语义方面正确无误。
  • 架构检查: 全面检查 RTL 是否存在违反功耗架构规则的信号。VC LP 会对设计作整体性验证,针对不同的电源模式检查设计中的关键信号网络。这些检查有助于在设计周期早期找出与连接相关的,会引发功能问题的漏洞。
  • 结构以及电源和接地 (PG) 检查: 在从最初的逻辑综合到布局布线的整个实现流程中验证隔离单元、电源开关、电平移位器、保持寄存器和常开单元的插入和连接(见图 2)
  • 功能检查: 验证隔离单元和电源开关功能的正确性。经产品化验证的、对工业标准 IEEE 1801 [统一功率格式 (UPF)] 功耗意图最准确的支持。
  • 层次化电源状态分析: 自动提取层次化电源状态表有助于进行包含大量电源域的设计。VC LP 了解功耗意图,能够将大量电源状态删减为少量不同的电源状态,从而减少了用于指定并验证所有电源状态、转换和顺序的工作量。
  • 复杂的电源状态表调试: 与层次化电源状态分析相关,VC LP 让用户有能力了解,并在必要时能够调试所得到的复杂的电源状态表。

图 3:类似 Design Compiler/IC Compiler 的脚本
图 3:类似 Design Compiler/IC Compiler 的脚本

独特的价值
  • 行业领先的性能和容量
    — 能够在 RTL 和网表层面的最大型 SoC 设计中有效率地运行。比其他工具在速度和容量上超出至少 3 到 5 倍
  • 易于采用,使用方便
    — 使用与 Synopsys 实现工具严格一致的模型和命令
    — VC LP 不仅支持所有 Design Compiler® TCL 查询命令,而且为设计中的低功耗对象提供了独有的 TCL 查询/调试命令
    — 设计人员可以使用这些查询命令编写自定义的检查(见图 3)
  • 报告筛选和免除
    — 快速有效的低功耗验证签核流程采用了高度灵活的基于标签和消息的筛选和免除功能(见图 1)
  • 强大的经优化了的低功耗调试
    — 基于 GUI 的低功耗调试带有强大的电路原理图功能,例如用于确定关键低功耗对象的定位器,能够添加自定义标签以调试复杂原理图路径的功能,以及属性窗口,用于检查电路原理图上任何对象的细节
    — 所有违规信息均可通过查看 UPF、电路原理图和源代码进行交叉探测
    — VC LP 的 GUI 还提供独特的低功耗专用视觉引导,包括层次化实例的盒中盒演示(见图 4)

图 4:VC LP 的盒中盒原理图视图
图 4:VC LP 的盒中盒原理图视图

结论
对先进低功耗设计技术的采用正在迅速增长,以支持越来越复杂的系统级电源管理方案。以精细电压控制为基础的低功耗设计技术要求在整个实现和验证流程中实施严格的验证和检查。VC LP 全面、准确的低功耗静态规则检查,完全理解最复杂的功耗意图,并具备设计最大的 SoC 的能力和性能。VC LP 正在产品化应用部署中,并且已经得到了行业领先客户的采用。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideos