良率管理 

 优化良率和加速创新 

从新芯片的设计开始,经过严格的制造流程,直到完成产品测试和出厂,半导体 IC 的生产是一个固有的复杂流程。 监控和提高良率所需的数据分析是一大挑战,特别是当数据量随着技术节点的缩减逐渐增大且变得多样时。 针对特定产品的设计-加工-测试交互使查找根本原因的方法变得更加复杂,让工程师们更难清晰地理解良率限制因素的本质。 Synopsys 产品通过可根据特定用户群体调整的产品功能应对这些复杂的分析要求。

  • 工具
 

 
Yield Explorer 可汇总设计、模拟、测试和制造数据,将与良率有关的决策时间从几周缩短为几小时。
PDF下载数据手册

  • Odyssey
  • 针对晶圆制造且以生产为中心的良率管理more

 
Odyssey 包括几个组成部分,可满足现代半导体制造的要求。


 
Camelot™ 软件系统是针对失效分析、设计调试和低良率分析的下一代 CAD 导航标准。

  • Sysnav
  • 针对 PCB、多芯片模块和堆叠式 die 应用的 CAD 导航more

 
针对 PCB、多芯片模块 (MCM) 和堆叠式 die 应用的布局可视化及信号跟踪 CAD 导航解决方案
PDF 下载数据手册 (PDF)


 
可定制的良率管理软件让工程师们能够快速采集、关联、分析和共享关键数据,帮助实现并保持高良率。
PDF 下载数据手册 (PDF)