DesignWare ARC HS 32 Bit 处理器家族 

嵌入式应用的最大性能 

Synopsys 的 DesignWare® ARC® 处理器是 32 位 CPU,经 SoC 设计人员的优化,可满足各种不同用途的需求,从深度嵌入式应用到高性能主机应用,不一而足。

ARC HS 系列包括支持多内核的 HS34HS36HS38处理器。 HS34 是一款高性能、无缓存的处理器,而 HS36 则包括多达 64KB 的指令和数据缓存。 为运行linux应用优化的HS38 处理器,支持全功能的内存管理单元(MMU)支持40位地址空间和最高16 MB的页面尺寸,设计者可以直接处理一TB的内存空间,并且可以得到更快的数据访问速度和更高的系统性能。所有这三款处理器都支持双核以及四核。

所有的 ARC 处理器内核均受到软件和硬件开发工具构成的强大生态系统的支持,其中包括 MetaWare 开发套件(一套用于开发、调试和优化 ARC 处理器上嵌入式软件的完整解决方案)、MQX 实时操作系统 (RTOS) 以及业内领先的供应商通过 ARC Access Program 提供的第三方工具、操作系统和中间件的产品组合。

PDF DesignWare ARC 处理器系列手册

注册参加 ARC HS 处理器在线培训

 
  • ARC HS34
  • 高速单核、双核和四核无缓存处理器more

 
非常适合于需要确定性响应时间的应用,例如固态驱动器 (SSD)、网络附加存储器 (NAS)、家庭网关、家庭网络和移动产品。

  • ARC HS36
  • 高速单核、双核和四核有指令和数据缓存的处理器more

 
经过优化,可用于较高端的嵌入式应用中(如数码相机、数字电视、机顶盒、汽车资讯娱乐和控制系统以及联网器件)。

  • ARC HS38
  • 面向嵌入式Linux应用的高速,32位多核处理器more

 
解决家庭路由及网关,数据中心,数字电视,网络应用以及车载娱乐设备日趋增长的控制和信号处理需求的理想选择

ARC的优势:利用最小的面积和功耗来实现最大化的性能

经过优化的ARC处理器内核为嵌入式SoC提供了业界最好的性能/功耗/面积(PPA)效率。ARC处理器一开始就是为功耗敏感的嵌入式应用而设计的。ARC处理器采用了哈佛结构来改善性能,能够同时访问指令和数据内存,并提供了一条高速标量流水线以最大化功耗效率。32-bit RISC引擎提供了16-bit/32-bit混合指令集,为嵌入式系统提高了代码密度。

ARC高度的可配置性和指令集架构(ISA)扩展性使其PPA效率成为同类最佳。使得设计者有能力通过增加或者减少硬件特性来为目标应用优化内核的PPA – 不需要浪费逻辑门。ARC设计者同样有能力来为内核添加自定义的指令和硬件加速器,以及使用紧密耦合内存和外设。这些都可以在内核和系统层面极大的改善性能和功耗效率。

那些完备的、得到证明的商业和开源软件工具链针对ARC处理器进行了优化,提供给SoC设计者一个高效的开发环境来开发基于ARC的系统,以此来满足PPA的要求。

ARC的优势:只实现需要的硬件,来优化PPA

ARC 处理器是高度可配置的,设计人员能够优化性能、功耗和面积上 SoC上的各个处理器实例。Architect设计向导允许用户通过拖放操作来配置内核,选项包括:
  • 指令,程序计数器和循环计数器的位宽
  • 寄存器组的大小
  • 定时器,复位和中断
  • 字节顺序
  • 内存种类,大小,划分,基地址
  • 电源管理,时钟门控
  • 端口和总线协议
  • 乘法器,除法器和其他硬件特性
  • 可授权的组件例如内存保护单元(MPU),浮点单元(FPU)和实时跟踪(RTT)
  • 添加/移除指令

ARC的优势:添加用户自定义的指令来加速代码运行和降低功耗

ARC 处理器扩展(APEX)技术允许ARC用户很方便的为处理器添加定制化硬件,针对目标应用极大的提升性能并且/或者减少功耗。ARC处理器可以扩展的部分包括:
  • 用户定义的指令
  • 用户提供的硬件(例如Verilog RTL)
  • 内核寄存器
  • 辅助寄存器
  • 条件和状态代码
  • 内存映射模块和紧密耦合外设
ARC 处理器的可扩展性可以使用户极大的改善性能,功耗和面积。 例如,用户自定义的指令可以加速软件运行,相同的代码所需的周期数大为减少,这样就可以降低对时钟频率的要求,从而减少能量消耗(或者使得同样的能量可以执行更多的操作)。代码量的减少也降低了对内存要求,从而节省了额外的成本和功耗。



采用APEX加速器运行传感器应用软件时,功耗和周期数的减少

APEX接口支持用户在处理器上使用紧密耦合内存及外设,去除额外的总线架构。这种"无总线"的设计进一步减小了面积和延迟,增加了系统级性能,并减少了成本。