DesignWare DDR IP解决方案 

DDR

概览 

DesignWare® DDR 内存接口 IP 是一系列完整的系统级 IP 解决方案,适用于要求可以与一个或多个高性能 DDR4、DDR3、DDR2、LPDDR、LPDDR2、 LPDDR3和LPDDR4 SDRAMs 或内存模块 (DIMM) 对接的系统级芯片 (SoC)。 完整的 DesignWare DDR 内存接口 IP 解决方案具有优化的高带宽、低功耗和增强的信号功能,该方案包括可选的可扩展数字控制器,经硅验证的高达3200 Mbps内存系统性能的集成硬核 PHY,以及验证 IP。

有七种 Synopsys DesignWare DDR PHY IP核可供选择,详情请见下面的 PHY 详情选项卡。

Synopsys 独有的 DesignWare DDR PHY 编译器支持所有 DFI 兼容的 DDR PHYs。

Synopsys DesignWare 增强版通用 DDR 存储控制器 和 协议控制器 IP 支持DFI兼容接口,在提供高带宽的同时达到低延迟和低门数。与特定市场需求相关的可选的AMBA AXI/AXI4 QoS (Quality of Service) 和RAS(Reliability, Availability and Serviceability)等特性可以帮助实现你所需要的功能。 检验面向DDR内存子系统效率优化的DesignWare DDR Explorer。

Synopsys是第一位的DDR IP供应商的原因:明白为什么Synopsys是值得信任的DDR IP 合作伙伴。

DDR完整解决方案Datasheet

 
  • DDR4
  • 支持高达3200Mbps的完整DDR4 IP解决方案 

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


DDR4/3 PHYs
内嵌校准处理器的高性能PHY支持DDR4速率高达3200Mbps以及DDR3/DDR3L速率高达2133Mbps.
PDF下载数据手册 (PDF)


DDR4 multiPHY
支持LPDDR4和DDR4,速率高达2667Mbps,支持LPDDR3/2和DDR3/3L/3U, 速率高达2133Mbps.
PDF下载数据手册 (PDF)


IP原型套件
加速IP原型、软件开发以及集成


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

  • LPDDR4
  • 完整的LPDDR4 低功耗IP解决方案支持速率2133Mbps  

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


LPDDR4 multiPHY
支持速率高达3200Mbps 的LPDDR4和DDR4以及速率高达2133Mbps的LPDDR3和DDR3/3L/3U
PDF下载数据手册 (PDF)


IP原型套件
加速IP原型、软件开发以及集成


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

  • DDR3/3L/3U
  • 完整的DDR3 IP解决方案:控制器,PHYs, VIP, 开发套件及更多。 

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


基础版DDR控制器
支持JEDEC DDR3, DDR2, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器
PDF下载数据手册 (PDF)


DDR4/3 PHYs
内嵌校准处理器的高性能PHY支持DDR4速率高达3200Mbps以及DDR3/DDR3L速率高达2133Mbps.
PDF下载数据手册 (PDF)


DDR4 multiPHY
支持DDR4速率高达2667Mbps,DDR3/3L/3U速率高达2133Mbps, 和LPDDR3/2速率高达2133Mbps
PDF下载数据手册 (PDF)


DDR3/2 SDRAM PHYs
支持DDR3/3L和DDR2速率高达2133Mbps
PDF下载数据手册 (PDF)


Gen 2 DDR multiPHY
支持LPDDR3/2 和 DDR3/3L/3U速率高达2133Mbps
PDF下载数据手册 (PDF)


DDR multiPHY
支持LPDDR2, LPDDR, DDR3/3L/3U以及 DDR2速率高达1066Mbps
PDF下载数据手册 (PDF)


DDR2/3-Lite/mDDR SDRAM PHY
面积及功能优化的 IP 解决方案,使用 Mobile DDR、DDR2 或 DDR3 SDRAMs 时,运行速度高达 1066 Mbps.
PDF下载数据手册 (PDF)


IP原型套件
加速IP原型、软件开发以及集成


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

  • LPDDR3
  • 完整的LPDDR3 IP解决方案:控制器,PHYs,VIP,Dev.套件及更多 

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


基础版DDR控制器
支持JEDEC DDR3, DDR2, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器
PDF下载数据手册 (PDF)


LPDDR4 multiPHY
支持速率高达3200Mbps 的LPDDR4和DDR4以及速率高达2133Mbps的LPDDR3和DDR3/3L/3U
PDF下载数据手册 (PDF)


DDR4 multiPHY
支持DDR4速率高达2667Mbps,DDR3/3L/3U速率高达2133Mbps, 和LPDDR3/2速率高达2133Mbps
PDF下载数据手册 (PDF)


Gen 2 DDR multiPHY
支持LPDDR3/2 和 DDR3/3L/3U速率高达2133Mbps
PDF下载数据手册 (PDF)


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

  • DDR2
  • 完整的DDR2 IP解决方案:控制器,PHYs,VIP,Dev.套件及更多 

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


基础版DDR控制器
支持JEDEC DDR3, DDR2, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器
PDF下载数据手册 (PDF)


DDR multiPHY
支持LPDDR2, LPDDR, DDR3/3L/3U以及 DDR2速率高达1066Mbps
PDF下载数据手册 (PDF)


DDR3/2 SDRAM PHY
支持DDR3/3L和DDR2速率高达2133Mbps
PDF下载数据手册 (PDF)


DDR2/3-Lite/mDDR SDRAM PHY
面积及功能经优化的 IP 解决方案,使用 Mobile DDR、DDR2 或 DDR3 SDRAMs 时,运行速度高达 1066 Mbps.
PDF下载数据手册 (PDF)


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

  • LPDDR2
  • 完整的LPDDR2 IP解决方案:控制器,PHYs,VIP,开发套件及更多 

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


基础版DDR控制器
支持JEDEC DDR3, DDR2, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器
PDF下载数据手册 (PDF)


DDR4 multiPHY
支持LPDDR4和DDR4,速率高达2667Mbps,支持LPDDR3/2和DDR3/3L/3U, 速率高达2133Mbps.
PDF下载数据手册 (PDF)


Gen 2 DDR multiPHY
支持LPDDR3/2 和 DDR3/3L/3U速率高达2133Mbps
PDF下载数据手册 (PDF)


DDR multiPHY
支持LPDDR2, LPDDR, DDR3/3L/3U以及 DDR2速率高达1066Mbps
PDF下载数据手册 (PDF)


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

  • LPDDR/mDDR
  • 完整的LPDDR IP解决方案:控制器,PHYs,VIP,开发套件及更多 

增强版DDR 控制器
支持JEDEC DDR4, DR3, DDR2, LPDDR4, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器IP。他们支持ARM® AMBA® (AXI4 AXI3) 总线以及本地总线, 并包括QoS和RAS增强功能。使用DDR Explorer优化参数配置。
PDF下载数据手册 (PDF)


基础版DDR控制器
支持JEDEC DDR3, DDR2, LPDDR3, LPDDR2, 以及 LPDDR/Mobile DDR SDRAMs标准的DDR 存储和协议控制器
PDF下载数据手册 (PDF)


DDR multiPHY
支持LPDDR2, LPDDR, DDR3/3L/3U以及 DDR2速率高达1066Mbps
PDF下载数据手册 (PDF)


DDR2/3-Lite/mDDR SDRAM PHY
面积及功能经优化的 IP 解决方案,使用 Mobile DDR、DDR2 或 DDR3 SDRAMs 时,运行速度高达 1066 Mbps.
PDF下载数据手册 (PDF)


IP仿真器开发工具包
基于ARM的SDKs使用仿真原型来进行开发,调试和软件测试。


接口IP子系统
降低IP组合集成到SoC的整体人力和成本


验证 IP
验证DDR接口

Synopsys 提供六种 DesignWare DDR PHY IP 核,支持下面列举的各种 SDRAM 标准和数据速率:

DesignWare DDR PHY 支持 SDRAM/
最高数据速率
内存
控制器接口
典型应用
DDR2/DDR DDR2 / 1066 Mbps
DDR / 400 Mbps
Synopsys
私有
130 - 65-nm 设计,要求支持 DDR2。
DDR2/3-Lite/mDDR DDR3 / 1066 Mbps
DDR2 / 1066 Mbps
LPDDR / 400 Mbps
DFI 2.1 65 - 40-nm 设计,要求支持高达 1066 Mbps 的 DDR3 和/或 DDR2 以及 LPDDR。
DDR3/2 DDR3 / 2133 Mbps
DDR2 / 1066 Mbps
DFI 2.1 65 - 28-nm 设计,要求高达 2133 Mbps 的高性能 DDR3。
DDR multiPHY DDR3 / 1066 Mbps
DDR2 / 1066 Mbps
LPDDR / 400 Mbps
LPDDR2 / 1066 Mbps
DFI 2.1 65 - 28-nm 设计,要求支持高达 1066 Mbps 的 DDR3 和/或 DDR2 以及 LPDDR/LPDDR2。
Gen 2 DDR multiPHY DDR3 / 2133 Mbps
LPDDR2 / 1066 Mbps
LPDDR3 / 1600 Mbps
DFI 3.1 28-nm 及以下设计,要求支持高达 1600 Mbps 的高性能Mobile SDRAM (LPDDR3) 和/或高达 2133 Mbps 的高性能 DDR。
DDR4 multiPHY DDR4 / 2667 Mbps
DDR3 / 2133 Mbps
LPDDR2 / 1066 Mbps
LPDDR3 / 1600 Mbps
DFI 3.1 28-nm 及以下设计,要求支持高达 2400 Mbps 的高性能 DDR4/3 和/或高达 2667 Mbps 的 Mobile SDRAM (LPDDR2/3)。