Siloti 

能见度自动增强系统 
概观
Siloti能见度自动增强系统大幅降低了原本在设计流程中因录制信号数据而需花费的大量资源与时间,进而改进了整个验证的流程。Siloti 验证系统更提供了许多独家的自动化科技,让使用者在面对复杂的系统芯片时,依然能对所有的内部信号保有完整的能见度。这些独特的技术包括了:
  • 辨识出为达成完整能见度而必须录制的关键信号组。
  • 根据录制的关键信号组,再依使用者实际需求自动计算出其它未录制的内部信号。
  • 将门级(gate-level)的验证结果和原始的RTL程序代码相联结。
简介
在完整芯片的仿真(full-chip simulation)中使用Siloti 验证系统,使用者将可以轻易的得到以下好处:
  • 在对验证效率的最小影响下,得到对设计芯片的功能运作(functional operation)的完整能见度。
  • 在RTL设计环境中对门级(gate-level)验证结果进行分析及侦错。
  • 同时有效降低整体验证流程中所耗用的时间及成本

Figure 1: Siloti enables full debug visibility with minimum simulation cost
图1:Siloti能够提供成本最低的完整调试可视性

提高验证吞吐量和可预测性
这一强大且具突破性的自动化技术,能加速使用者了解设计内容的过程,并依据以下流程快速而正确的判断出造成芯片动作错误的原因:
  • 推导出在验证流程中所需的最少量信号集合——关键信号组(essential signals)。
  • 根据对于此关键信号组的录制结果分析,自动计算出其它所需的未录制数据。
  • 将低阶的验证结果与信息和相对应的RTL程序代码相联结。
信号能见度不足阻碍验证
在大型设计的验证过程中,要想有效的分析并找出错误的形成原因,就必须要有足够的内部信号以供判断。但在现今的大型设计中,要想观察到足够的内部信号是越来越困难且昂贵,并花费许多时间。造成这些困难的主因是:
  • 验证中产生的数据数量十分巨大。
  • 在验证过程中录制信号数据所造成的效能降低。
  • 在某些硬件仿真器上常存在着许多对可观察信号类型及数量的限制。
  • 设计者并不熟悉综合后的低阶设计,因而难以理解对其验证所录制的信号数据。

Figure 2: Optimized dumping provides full debug visibility with minimum simulation runtime impact
图2:优化信号存储机制以提供完整的调试可视性

能见度自动增强技术
Siloti 提供的能见度自动增强科技,结合了能见度分析引擎(Visibility Analysis Engine)以及数据扩展引擎(Data Expansion engine),可有效的降低为了观察完整信号而对验证效率和资源产生的影响。

能见度分析引擎
  • 通过分析RTL或门级网表(netlist),取得能让数据扩展引擎(Data Expansion engine)计算出所有信号的关键信号组。
  • 可弹性针对完整芯片或特定区块进行分析。
数据扩展引擎
  • 根据仿真时所录制的关键信号数据组,自动计算出未录制的完整信号数据。
  • 仅实时计算使用者实际需求的数据(on-demand),使数据再生过程最佳化。

除了这些基本的功能,Siloti 也提供了Abstraction Correlation 和 Replay 等附加模块,能让使用者针对门级电路(gate-level)做更有效及精确的分析。

RTL与门级网表关联
  • 自动将门级网表(gate-level netlist)的验证结果和RTL程序代码作对照。
  • 与数据扩展引擎(Data Expansion engine)紧密结合,让使用者能在分析及侦错RTL程序代码时拥有完整的能见度。
时序重现
  • 根据已录制的关键信号数据组(essential signal data)运作。
  • 针对使用者需要的时间范围进行累进式(incremental)的时序精确(timing-accurate)的仿真。当使用者侦测到了设计错误时,并不需要重新执行整个仿真程序。
  • 提供了在指定时间范围内的完整信号能见度,使用者可快速的分析并侦测时序错误。
优化验证与硅芯片确认方法学
Siloti能见度自动增强系统所提供的功能大幅的加强了完整芯片仿真(full-chip simulation)、硬件仿真(emulation)、硅芯片原型(first-silicon prototype),以及硅芯片确认(silicon validation)等各种验证方法的效率。Siloti不仅加速了设计和侦错的流程,且能更有效率的应用验证所需的资源,这其中包括了:
  • 将在仿真过程中需要录制的信号数据量降到最低,从而增进了模拟时间的效率并同时降低录制数据的档案大小,但却能维持完整的数据可见度。
  • 减少在侦错及修复设计时原本所需的重复执行多次模拟。
  • 降低原本在耗时的时序精确门级仿真(timing-accurate gate-level simulations)中须储存的大量数据。
  • 将原本在硬件仿真(emulation)或硅芯片验证(prototype operation)时所需的信号探测(signal probed)数目最小化。
  • 将门级(gate-level)验证结果与RTL程序代码相联结,让使用者可以容易的了解设计的动作行为并侦错。
无缝结合Verdi自动化侦错系统
Siloti 能见度自动增强系统完全能和居于市场领导地位的Verdi® 自动化侦错系统紧密结合,因此这一技术可进一步加强原本在RTL或门级电路上的侦错流程。Verdi系统将判断信号数据是否来自Siloti的关键信号波形,并根据需要自动打开数据扩展引擎。用户不必在Verdi和Siloti之间切换,即可直接利用Verdi系统中的不同视图和自动化引擎实现:
  • 抽取和错误相关的电路并显示在各种不同的可变窗口中。
  • 利用独家的行为分析技术(behavior analysis technology)进行自动化的行为追踪。
  • 展示设计、断言(assertion),和testbench彼此的互动关系。

Figure 3: The Siloti visibility automation environment
图3:Siloti可视性自动化为Verdi自动化调试系统提供“按需计算”的信号值数据,以提高仿真性能和节省计算资源。

减轻仿真负担、提高侦错效率
Siloti能见度自动增强系统以解决在全芯片仿真(full-chip simulation)、硬件仿真(emulation)、硅芯片原型(first-silicon prototyping),以及系统确认(system validation)时所费不孜的信号能见度不足问题。使用者可立即感受到诸如更容易了解所设计的组件、更易预测的验证及确认周期,以及针对复杂芯片或系统芯片(SoCs)更快的侦错流程等等明显的好处。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideosTraining Courses