ASIP開発ソリューション・セミナー2023

◆ アジェンダ 

13:00　開会のご挨拶とアジェンダのご紹介

日本シノプシス合同会社
営業本部　プロダクト・ソリューション・セールスマネージャー
今泉　仁
 

13:05【キーノート】次世代省エネルギーコンピューティング研究基盤としてのASIP Designer

長崎大学　副学長（情報担当）
ICT基盤センター長　情報データ科学部　
教授　柴田 裕一郎 様

世界の情報通信機器の消費電力は2030年には、2016年の30倍以上になる試算が文部科学省で行われ、情報通信機器の普及加速には省エネと小型軽量化を両立するパワーエレクトロニクス技術が必要とされています。特に、パワーエレクトロニクス回路システムの超小型化や性能向上のためには、革新的なデジタル制御システムと融合した集積化が重要であり、その際、集積回路(LSI)研究などのパワーエレクトロニクス分野以外の研究領域の知見や、パワーエレクトロニクス制御に特化したプロセッサによる柔軟性の高い制御技術が必要となります。長崎大学では効率的なパワーデバイスの実現に向けて、プロセッサモジュールにおける各演算ブロックのエネルギー分布の解析、パフォーマンスと消費電力の間のトレードオフ分析、ならびにエネルギーを意識したソフトウェアコーディングスタイルの確立を目指し、RISC-Vプロセッサをベースとした動的負荷予測モデルの構築を目指しています。

今回はシノプシス社のASIP Designerに付属しているプロセッサモデルを足掛かりにnML 言語の理解から実際のモデリングまでの道のり、そして習得に至るまでのポイントや注意事項など経験則をもとに解説します。

13:55【マーケットトレンド】プロセッサ市場動向とドメイン領域プロセッサを実現するASIP Designerツールの紹介

Synopsys, Inc. 
Product Manager, ASIP Tools
Patrick Verbist

ドメイン領域プロセッサ(アプリケーション特化型プロセッサ：ASIPとも呼ばれる)は、最適化されたハードウェアにソフトウェアのプログラマビリティによる柔軟性を持ち合わせています。 このプレゼンテーションでは、昨今のプロセッサ市場に見られるトレンドに触れながら、ASIPの概念とASIP Designer ツールスイートの主なポイントを紹介します。

14:25【技術プレゼンテーション1】 ASIP Designerによるアプリケーションに特化した独自 RISC-Vの設計開発

Synopsys, Inc. 
Sr. Director R&D, ASIP Tools
Gert Goossens

RISC-Vは当初からISA拡張が重要な概念でした。 ただし、これらの概念をうまく活用するには、体系的な設計方法論とツールが必要です。特定用途向け命令セット プロセッサ(ASIP)設計ツールは、これらのニーズに対応しRISC-V のカスタマイズを設計者が効率的に実現できます。 ASIP Designer には、ソフトウェア開発環境(SDK)と RTLの自動生成が可能なnML で記述された無償のRISC-Vサンプルモデルが付属されています。

このセッションではASIP Designerによる 3 つの設計事例を説明します。 1 つ目は、RISC-V の予約されたオペコード空間でエンコードされた拡張命令テンプレートを備えた RISC-V。 2 つ目は、MobileNet v3 用の AI アクセラレータ機能を持つRISC-V、 3 つ目は、ベクトル拡張と命令レベルでの並列処理(ILP)を備えた通常のRISC-Vでは達成できない大幅な性能向上を実現するRISC-Vについて紹介します。

15:25　休憩

15:45【RTL Architect】 PPA 最適化により、独自RISC-V プロセッサ開発リスクを軽減

日本シノプシス合同会社 

EDAグループ
神内 秀和 

ソリューションズ・グループ
伴野　充

近年ではAI、機械学習、自動車、データセンター、モバイル製品などのアプリケーション分野で製品の差別化をするためにRISC-V ISA をベースとした独自プロセッサ開発に対する興味が高まっています。 従来、ユーザが定義した拡張機能を備えた独自のプロセッサを設計することは、高いコストと高度な専門知識が必要なため、非常に困難でした。 つまり、設計を行う上での意思決定が電力、性能、面積 (＝PPA) に与える影響が大きいことを意味します。 このプレゼンテーションでは、インプリメンテーションの実現可能性とPPA指標に関する正確なフィードバックを解析できるRTL Architect について紹介します。設計者が高度にカスタマイズされたプロセッサをASIP Designerで迅速に設計しながら、望ましいとされる PPA 目標をRTL Architectが効率よく解析する流れを実際のケーススタディを参考にわかりやすく解説します。

16:25【技術プレゼンテーション2】 ポスト量子暗号処理を加速するASIPの設計開発

Synopsys, Inc. 
Sr. Director R&D, ASIP Tools
Gert Goossens

“Kyber” は未来の強力な量子コンピューターによる攻撃に耐えるように設計された初の標準化された鍵暗号化メカニズムですが、ハッシュ演算が広範囲に使用されているため、計算量が非常に大きくなる問題があります。 このケーススタディでは、Kyber の高速化を実現する為の ASIPをどのような視点で設計開発を行うかについて説明します。

ASIP Designerツールが提供する無償のRISC-Vのサンプルベースモデルで処理上のボトルネック解析が可能となるように、まずはオープンソースコードのコンパイルおよびプロファイリングを実施し、ISAを含む標準のRISC-Vアーキテクチャのカスタマイズ（＝最適化/特殊化）を徐々に追加していきます。 ASIP デザイナーのコンパイラーインザループ および合成インザループ 最適化フローを活用して、複数の実装バリエーションとそのパフォーマンス対コストのトレードオフを短いターンアラウンドで探索できます。 これらのフローにより、各最適化のステップでパフォーマンスを検証しながら、アプリケーション コードと ASIP アーキテクチャの反復的な最適化が可能となります。

17:25　閉会のご挨拶

日本シノプシス合同会社
営業本部　プロダクト・ソリューション・セールスマネージャー
今泉　仁
 

17:30　閉 会

※ プログラムは変更される場合がございます。ご了承ください。