高度可靠的设计:错误毫无可乘之机

实现功能安全且高度可靠的设计

Synopsys Synplify® Premier 软件为 FPGA 设计人员提供了一种自动化方法,可以在其设计中融入功能安全性、延长正常运行时间并保障高度可靠的设计操作。这些设计可阻挡辐射引起的错误和其他单个位翻转,以免导致不正确的操作,甚至系统锁定。随着 FPGA 器件尺寸的缩小,该解决方案将成为工业、医疗、汽车、通信、军事和航空航天应用中部署系统的必备技术。

包含 DO-254, IEC61508 和 ISO26262 在内的业界标准定义了高可靠系统的创建和验证所需要的功能安全性和错误缓解策略。Synplify Premier 工具可自动执行行业方法以缓解软错误,例如缓解最新 FPGA 流程几何中越来越多的单粒子翻转(SEU)。Synplify Premier 提供两种核心元素用于自动加固 SEU,并创建安全设计,可在充满辐射的环境中高度可靠地操作。

  • 在包含 Altera、Lattice、Microsemi 和 Xilinx 的所有 FPGA 器件系列中直接支持 SEU 错误检测和恢复方案
  • 自动支持创建 SEU 错误监视器,支持基于软件的错误缓解方案,用于控制、监视、恢复和诊断 SEU 引起的系统错误

视频


利用 Synplify Premier,FPGA 设计人员可以选用多种方法实施错误检测和缓解电路,例如:

  • 通过推断纠错码(ECC)内存原语以及在 Block RAM 上插入三重模块冗余(TMR)来缓解单个位错误,从而实现内存保护。
  • 安全的 FSM 实施能够强制状态机进入复位状态或进入用户定义的错误状态,以便通过特定方式处理错误。该软件可以实施“安全案例 FSM”,从而能够在 FSM 进入未定义状态时将其恢复,避免状态机锁定。
  • 配备 Hamming-3 编码的容错 FSM,用于检测和纠正单个位错误,从而能够立即恢复 FSM 的正确操作。
  • TMR 的创建有助于保护和纠正 SRAM 逻辑、寄存器、IP、布线、时钟、配置位、存储器、布线结构和 I/O 的操作,包括:
    • 保护寄存器的本地 TMR
    • 保护同步逻辑、配置位或外部 I/O 的分布式 TMR
    • 保护同步模块、IP、布线和时钟的模块 TMR
    • 不可逆流电路(带有同步反馈回路)中基于 TMR 的错误缓解功能
    • 在 FPGA 芯片上对三次重叠进行物理分离,提供额外的 SEU 保护

Synplify Premier 能够自动创建在设计内外部均可访问的错误监视器和错误标志。Synplify Premier 结合了通过 FPGA I/O 分接任何节点的功能,以便为验证完成探测或故障注入,有助于加快实施和测试高度可靠的设计。

Synplify Premier 包含 Identify 系统内 RTL 调试仪,帮助您指定和调试目标错误条件和相关状态,然后再将系统行为与 RTL 相关联。

更多了解如何使用 Synplify Premier 创建安全、高度可靠和较高运行时长的设计: