实现功能安全且高度可靠的设计
Synopsys Synplify® Premier 软件为 FPGA 设计人员提供了一种自动化方法,可以在其设计中融入功能安全性、延长正常运行时间并保障高度可靠的设计操作。这些设计可阻挡辐射引起的错误和其他单个位翻转,以免导致不正确的操作,甚至系统锁定。随着 FPGA 器件尺寸的缩小,该解决方案将成为工业、医疗、汽车、通信、军事和航空航天应用中部署系统的必备技术。
包含 DO-254, IEC61508 和 ISO26262 在内的业界标准定义了高可靠系统的创建和验证所需要的功能安全性和错误缓解策略。Synplify Premier 工具可自动执行行业方法以缓解软错误,例如缓解最新 FPGA 流程几何中越来越多的单粒子翻转(SEU)。Synplify Premier 提供两种核心元素用于自动加固 SEU,并创建安全设计,可在充满辐射的环境中高度可靠地操作。
- 在包含 Altera、Lattice、Microsemi 和 Xilinx 的所有 FPGA 器件系列中直接支持 SEU 错误检测和恢复方案
- 自动支持创建 SEU 错误监视器,支持基于软件的错误缓解方案,用于控制、监视、恢复和诊断 SEU 引起的系统错误