SoC设计正广泛使用低功耗技术,支持现今电子产品中先进的电源管理,无论是移动设备、服务器还是网络。
新思科技的VC LP软件主要承担芯片电路设计中的低功耗静态验证工作,其贯穿RTL、综合以及布局布线阶段。比起传统的方法,可以更早更快的捕获低功耗漏洞。
随着数字电路设计复杂度的迅速增长,加速低功耗静态验证,缩短芯片验证周期在验证环节尤为重要。
本课程将介绍新思科技VC LP的工具概况以及三种加速低功耗设计验证新技术,助您领跑业界的低功耗静态验证。您将具体了解到:
新思科技验证事业部高级应用工程师
时间:2020年10月30日 16:30-17:20 p.m.
精彩回看:请扫描或点击二维码
VC Formal SIG 亚太专场
新思科技推出新一代VC SpyGlass RTL静态Signoff平台
业界领先的仿真工具VCS
使用SpyGlass Power与PowerReplay达成早期功耗分析与优化