シリコンがあらゆるモノをスマート化
高品質IPで皆様のシリコンでの成功を加速
SDLC全体を通してビジネス・リスクを軽減する
トップダウンの手法を採用しているSaberES Designerは、システム統合の合成を自動化し、設計・自動化検証のプラットフォームを提供します。
SaberRDはパワー・エレクトロニクス・システムおよびマルチドメイン物理システムの設計・解析のための直観的な統合環境です。
システムおよび安全性の設計では、システムレベルの安全性の解析に何時間もかかります。Saberの機能安全により主観的な安全性解析を精密なシミュレーション・データに置き換えることで、安全ライフサイクル時間を短縮することができます。
Saberの設計、モデリング、および高性能シミュレーション・ツールは、複数の物理ドメイン（電気、磁力、メカニカル、熱、水力など）間の相互作用をシミュレーション、解析、検証する機能を提供します。
Hear our customers share their success with Verification Continuum
VC Formal SIG Europe 2021 On-Demand
Parade Technologies Successfully Tapes Out USB4 Retimer DUT with VIP, Verdi and VCS
Writing C/C++ Models for Efficient Datapath Validation Using VC Formal DPV
Turbo-Charge Your Embedded CI/CD Setup Using Virtual Prototypes
Early and Accelerated SoC Connectivity Verification using VC Formal CC App
Samsung Foundry and Synopsys Collaborate to Accelerate Time to ISO 26262 Compliance for Automotive SoCs
Synopsys Extends Verification Hardware Market Leadership with Breakthrough Emulation Performance
Verification Central - Your go-to resource for verification related news and information
Requirements For Exhaustive SoC Reset Domain Crossing Checks
Streamlining Vehicular Electrical System Design and Verification
Increasing IP and SoC Debug Efficiency 10X with Intelligent Waveform Reuse
Accelerating Verification Shift Left with Intelligent Coverage Optimization
