亮点
- 原生系统 Verilog/UVM
- 源代码测试套件（选择性的）
- 在所有主要仿真器上运行
- 内置的协议检测
- Verdi 协议感知的调试
- 验证计划和覆盖
- 设计与验证
- 产品
- 解决方案
- 资源
- 服务
- 社区
- 培训
< 设计与验证
设计与验证
< 产品
< 产品
< 产品
< 解决方案
< 解决方案
< 解决方案
< 解决方案
< 设计与验证
< 服务
System Design Solutions
SoC Design
Functional Safety Services
Arm 核硬化与优化处理
方法咨询 & 流程 部署
物理设计&帮助
托管协作服务
< 设计与验证
< 社区
社区
社区概况
< 社区
< 设计与验证
培训
训练与教学
< IP核
IP核
< 产品
< 产品
< 产品
模拟 IP
数据转换器
< 产品
< 产品
< 产品
< IP核
技术通报
< IP核
成功案例
< IP核
新闻
< 资源
< 软件安全
Polaris平台
全面的应用安全平台以覆盖从开发到部署的各阶段
< 软件安全
< 软件安全
托管安全测试服务
按需获取测试专家与各种测试资源来增强并加速应用安全达成
< 软件安全
< 工具与服务
静态分析
Coverity
< 工具与服务
软件组成分析
Black Duck
< 工具与服务
交互式应用安全测试
Seeker
< 工具与服务
模糊测试
Defensics
< 服务
< 培训
< 培训
产品课程
< 培训
Community
< 资源
博客
< 软件安全
客户
< 合作伙伴
成为合作伙伴
< 软件安全
Blog
< 关于我们
关于我们
< 关于我们
关于我们
关于我们
< 关于我们
社区
社区
< 关于我们
投资者关系
投资者关系
< 新闻中心
< 关于我们
新闻中心
新闻中心
< 关于我们
资源
资源
< 招贤纳士
< 关于我们
招贤纳士
招贤纳士
PCIe VC 验证 IP
用于 PCI Express (PCIe) 的 Synopsys VC 验证 IP (VIP) 提供了一套全面的协议、方法、验证和生产效率特性，使用户能够实现 PCI Express 第 1 代、第 2 代、第 3 代、第 4 代、第 5 代和 CCIX 设计的快速验证。
主要功能
- PCIe 第 5 代（早期访问）
- CCIX（早期访问）
- PCIe 第 1、2、3、4 代
- PIPE、PCS/PMA 级别、SERDES 和应用接口
- 单一模型支持根组件和端点
- 扩频时钟
- 内置主机和目标内存
- 全链路网速和高达 32 通道的宽度协商
- 内置记分板的应用程序可加速测试开发
- 随机、定向或错误模式的可配置模式生成
- 所有层次的自动化错误注入（注入、验证和恢复）