시높시스의 3DIC Compiler, 2.5D 및 3D 설계 가속화를 위해 삼성 파운드리 MDI(Multi-Die Integration) 플로우 인증

시높시스의 3DIC Compiler, 2.5D 및 3D 설계 가속화를 위해 삼성 파운드리 MDI(Multi-Die Integration) 플로우 인증

양사의 고객은 초기 설계부터 사인오프까지 수천억 개의 트랜지스터로 인한 복잡성을 관리하게 될 전체적인 3DIC 솔루션 확보

2021년 11월 17일, 캘리포니아주 마운틴뷰 --

 

주요내용

·         통합된 단일 3DIC 플랫폼을 통해 시스템 차원에서 실리콘 1mm³ 당 PPA 최적화 실현

·         시높시스와 삼성 파운드리는 HPC, AI, 자동차, 5G 등 수요가 많은 애플리케이션을 대상으로 첨단 노드 및 멀티 다이 패키징의 혁신과 생산성 증진

 

HPC(고성능 컴퓨팅), AI(인공지능), 5G와 같은 연산 집약적 애플리케이션을 위한 복잡한 SoC(시스템 온 칩)의 혁신을 강화하기 위해, 2.5D 및 3D 멀티 다이 패키징을 공동 설계 및 공동 분석하는 플랫폼인 시높시스의 3DIC Compiler가 삼성 파운드리의 MDI™(Multi-Die Integration) 플로우에 대한 인증을 받았다고 시높시스(나스닥 : SNPS)가 금일 발표했다. 이에 따라, 양사 고객은 수천억 개의 트랜지스터를 지원하기 위해 단일 3DIC 플랫폼을 사용하여 복잡한 2.5D 및 3D 설계를 관리하고 향상된 PPA(전력소비·성능·면적)와 미세화를 달성할 수 있게 되었다.

삼성전자 파운드리사업부 디자인 테크놀로지팀의 김상윤 상무는 “시높시스와 삼성 파운드리는 함께 초기 설계 단계부터 완전한 시스템을 구현, 사인오프에 이르기까지 분석을 통해 멀티 다이 설계의 최적화 방법을 용이하게 하고 있다“며 “시높시스의 3DIC Compiler 플랫폼을 통한 칩 공동 설계 및 공동 분석과 첨단 패키징은 두 기업의 긴밀한 협력이 어떻게 향상된 생산성 솔루션을 이끌어내 양사 고객의 수행시간과 비용을 절감하는 데 일조할 수 있는지를 보여주는 또 다른 사례”라고 밝혔다.

여러 칩 다이가 단일 패키징에 적층, 집적되는 MDI는 PPA, 기능성, 폼팩터, 비용면에서 시스템 사양을 충족하는 수단으로 인기를 얻고 있다. 세분화된 시장이나 다양한 니즈를 충족하기 위해 MDI에서는 개별 기술을 믹스매치하여 솔루션을 얻을 수 있도록 최종 상품의 모듈성과 유연성을 제공한다. 3DIC Compiler는 효율적인 멀티 다이 설계와 완전한 시스템 구현을 위한 전체적인 솔루션으로, 각 단계별 완벽한 솔루션을 제공한다. 3DIC Compiler는 고도로 통합된 시높시스의 ‘Fusion Design Platform™’의 공동 확장가능 데이터 모델을 기반으로 구축되어, 3D 시각화, 패스파인딩, 탐색, 설계, 구현, 분석, 사인오프를 위한 초융합적 단일 환경을 제공하여 멀티 다이 집적을 공동 디자인하고 공동 분석할 수 있도록 한다.    

 

시높시스 실리콘 리얼라이제이션 그룹의 샹카 크리슈나무티(Shankar Krishnamoorthy) 총괄 임원은 “전통적으로 3D 워크플로우는 굉장히 세분화되고 반복적이었으며, 멀티 다이 시스템 통합을 위해 여러 툴과 공정이 필요했고, 이로 인해 엔지니어링 생산성이 제한적이었다. 효율성과 미세화 증대에 대한 고객의 니즈에 부합하기 위해 혁신적인 3DIC Compiler는 초기 설계에서 사인오프에 이르기까지 단일 플랫폼을 제공함으로써 3D 실리콘 구현의 선두를 개척해왔다”며 “삼성전자과 시높시스는 삼성 파운드리의 MDI 플로우에 대해 3DIC Compiler를 검증하기 위해 긴밀히 협력했으며, 양사 고객이 혁신적인 멀티 다이 설계를 최적화하고 시장 출시 시간을 단축할 수 있도록 Tape-out 검증된 플랫폼을 제공하고 있다”고 설명했다.

3DIC Compiler에 반영된 기술 및 솔루션으로는, 멀티 다이, 추출,  Static 타이밍 분석(STA)을 위한 StarRC™PrimeTime® 골든 사인오프 솔루션, 일렉트로마이그레이션/전압강하(EMIR), 신호 무결성/전원 무결성(SI/PI), 열분석을 위한 Ansys® RedHawk™-SC 및 HFSS 기술, 회로 시뮬레이션을 위한 PrimeSim™ Continuum, 설계 규칙 검사(DRC)와 회로 레이아웃 검증(LVS)을 위한 IC Validator™, EEE1838 멀티 다이 테스트용 설계(DFT)를 지원하는 시높시스의 TestMAX™가 있다.

3DIC Compiler는 더 광범위한 ‘Fusion Design Platform’의 일부이며, Fusion Compiler™와 함께 사용되어 멀티 다이에 대해 RTL에서GDSII까지 공동 최적화를 확장할 수 있다. 뿐만 아니라, 3DIC Compiler는 DesignWare® Foundation, 112G USR/XSR Die-to-Die 및 HBM2/2E/3 IP, SiliconMAX™ In-Chip Monitoring 및 Sensing IP를 제공하며, 집적 포토닉스 기술을 지원한다. Fusion Design Platform은 시높시스의 Verification Continuum® Platform과 함께 하드웨어 및 소프트웨어 공동 검증, 전력 분석, 시스템의 물리적 프로토타이핑을 제공한다. 3DIC Compiler platform과 Fusion Design Platform은 모두 시높시스의 Silicon to Software™(실리콘에서 소프트웨어까지) 전략의 일부로서, 미래 경쟁력을 갖춘 반도체 및 소프트웨어 제품의 개발을 가능하게 한다.

 

시높시스 소개

시높시스(나스닥 : SNPS)는 일상에 필요한 전자제품 및 소프트웨어 애플리케이션을 개발하는 혁신 기업을 위한 Silicon to Software(실리콘에서 소프트웨어까지) 파트너다. 세계 15대 소프트웨어 기업인 시높시스는 EDA(반도체 설계 자동화) 및 반도체 IP에 있어 글로벌 리더로서 오랜 역사를 가지고 있으며, 소프트웨어 보안 및 품질 솔루션에서 주도권을 확대해 나가고 있다. 첨단 반도체를 만드는 SoC(시스템 온 칩) 설계 업체든, 최상의 보안 및 품질이 요구되는 애플리케이션을 만드는 소프트웨어 개발 업체든, 시높시스는 혁신적이고 보안이 확보된 고품질의 제품 출시에 필요한 솔루션을 보유하고 있다. 더 자세한 내용은 www.synopsys.com 참조.   

 

시높시스 편집자 연락처

Simone Souza
Synopsys, Inc.
650-584-6454
simone@synopsys.com