DSO.ai
もっと詳しく知る →
FPGA設計のためのSpyglass
非同期クロック・ドメイン・クロッシング解析
FPGA設計者が直面している多くの検証課題の中でも、クロック・ドメイン・クロッシング（CDC）は特に困難な課題です。最新の設計には、数十の非同期クロック・ドメインがあり、従来のシミュレーションやスタティック・タイミング解析（STA）で検証することは難しくなっています。SpyGlass®製品ファミリーは、RTLデザイン段階で最も詳細な解析を行え、早期デザイン解析の業界標準となっています。SpyGlassは、RTL記述に関連した構造的および電気的問題に対応した包括的な機能セットを持ち、解析、デバッグおよび修正を含む統合ソリューションを提供します。
序論
FPGA設計の複雑化と複雑なIPの統合の高度化に伴い、設計の検証はますます難しくなっています。現在の解析は、タイミング検証、機能シミュレーション、および煩雑な手動によるレビュー・プロセスに限られています。さらに、複雑なIP（SERDES、PCIe、USB）の統合により、FPGA設計に含まれる非同期クロックの数も大幅に増加しています。
クロック・ドメイン・クロッシングの問題はFPGAの設計エラーの主要な原因となり、設計とデバッグのやり直しにかかる時間とコストを大幅に増加させています。こうしたエラーは断続的であり、開発段階でデバッグすることが非常に困難です。
非同期クロック・ドメイン・クロッシングによるメタスタビリティの問題