基于综合的测试 

 

TetraMAX®II 是Synopsys的下一代ATPG和诊断解决方案。利用高度优化,节约内存引擎将运行时间从数天缩短到数小时。更多突破性技术:TetraMAX II能够将运行时的速度提高至少一个数量级,并且比其他解决方案在模式方面显著提高。

要确保复杂的 SoC 符合制造测试的要求,这是一项巨大的挑战。 Synopsys 基于综合的测试解决方案最大化地提高了生产率,使设计人员、DFT 工程师和产品工程师能够以最快速、最具成本效益的方式实现高质量的制造测试,并获取大容量硅片(使硅片大量出货)。 基于综合的技术将测试逻辑对设计时序、面积、功耗和拥塞的影响降至最低。 这就消除了 RTL 综合、测试和物理实现之间的迭代,节省了时间,使设计人员更快地实现测试和设计目标的收敛。 这一测试解决方案包括以下组成部分: SpyGlass® DFT ADV 可测性分析,用于考虑功耗的逻辑测试和物理诊断的DFTMAX™ Ultra、DFTMAX 和 TetraMAX®;在系统自测DFTMAX LogicBIST;用于基于 IEEE 标准的层级化 SoC 测试的 DesignWare® STAR 层次化系统;用于嵌入式和外部存储器测试、修复和诊断的 DesignWare STAR Memory System®;用于带有自测功能的高速接口的 DesignWare IP;以及用于以设计为中心的良率分析的 Yield Explorer。

 









 
常见协议的完整接口 IP 解决方案


逻辑测试与诊断
  • 内置到 Design Compiler 中,加快结果转化速度,以达到时序、功耗、面积和测试方面的要求
  • 对于当今的复杂设计,高压缩性能够实现低测试成本和高测试质量
  • 对于引脚受限的测试,压缩最少仅需使用一个扫描通道
  • 集成的逻辑和存储器测试,可加快设计收敛速度,降低面积开销
  • 先进的故障模型可保障超高的测试质量:基于时序裕量的信号跳变延迟、静态/动态桥接、保持时间、内部单元和 FinFET 测试
  • 可与 PrimeTime® 和 StarRC™ 联合使用,用于高缺陷覆盖率测试
  • 考虑功耗的测试,可减少测试期间的功耗,避免良率损失
  • IEEE 1149.1 实现和验证,符合边界扫描的要求
  • 层次化测试,可减少大型 SoC 和 IP 的周转时间
  • 物理诊断和良率分析,可实现快速精确的失效分析
存储器测试、修复和诊断
  • 覆盖 20 nm 及以下规格的现有与新增存储器缺陷
  • 集成的逻辑和存储器测试,可加快设计收敛速度,降低面积开销
  • 高性能的处理器内核接口支持使 SoC 性能达到最大化
  • 动态 IP 测试调度,可减少测试时间和功耗
  • 与层次化测试相集成,可加快大型 SoC 和 IP 的周转时间
IP 测试
  • DesignWare SERDES IP 的自测功能,可快速完成高速接口的调试
  • IP 的层次化集成,可加快周转时间
  • 动态 IP 测试调度,可减少测试时间和功耗
  • IP 级测试向量到 SoC 级的自动化移植,缓解了容量瓶颈
以设计为中心的良率分析
  • 以设计为中心的良率分析,可确定硅缺陷的根本原因
  • ATPG 和良率分析之间的直接接口,可实现高产量的批量诊断