DesignWare ARC 处理器核 

加速性能高效的SoC的开发 

Synopsys的DesignWare ARC 处理器是一系列的 32 位 CPU,经 SoC 设计人员的优化,可满足各种不同用途的需求,从深度嵌入式应用到各种细分市场的高性能主机应用,不一而足。 设计人员可利用已获得专利的可配置技术来定制各个 ARC处理器实例,使产品各不相同,以满足特定性能、功耗和面积的要求。 此外,DesignWare ARC 处理器还具有可扩展性,可让设计人员添加自己的定制指令,从而大大提高性能。 全球已有超过 170 家客户使用 Synopsys ARC 处理器,这些客户每年总共产出 15 多亿块基于 ARC 的片。

所有 DesignWare ARC 处理器均采用 16/32 位 ISA,可为嵌入式和主机 SoC 应用提供卓越性能和代码密度。 RISC 微处理器可综合的,并且可以在任何晶圆代工厂或工艺形式投片,同时还可以得到全套商业和开源开发工具的支持。

DesignWare ARC 处理器得到了包括商业和开源软件工具、操作系统以及中间件在内的广泛的生态系统支持。支持者包括业内领先的供应商(ARC Access Program 的成员),同时网站embARC Open Software Platform则提供了一个综合性的免费开源软件套件。

 

HS34
面向实时控制应用的单核、双核,四核处理器
可授权选项: 浮点处理单元内存保护单元实时追踪单元


HS36
支持指令和数据缓存的单核、双核,四核处理器
可授权选项: 浮点处理单元内存保护单元实时追踪单元


HS38
面向嵌入式Linux应用的单核、双核,四核处理器
可授权选项:浮点处理单元, 实时追踪单元


EM4


EM6
支持指令和数据缓存的超紧凑高效能的32位处理器
可授权选项: 浮点处理单元加解密功能包可靠性功能增强包内存保护单元实时追踪单元微型DMA控制器ARC多核互联模块


EM5D
支持指令和数据紧耦合内存的,超紧凑高效能的,增强DSP功能的处理器
可授权选项: 浮点处理单元加解密功能包, 安全性功能增强包可靠性功能增强包, 内存保护单元, 实时追踪单元, 微型DMA控制器, ARC多核互联模块


EM7D
支持指令和数据紧耦合内存及缓存的,超紧凑高效能的,增强DSP功能的处理器
可授权选项: 浮点处理单元, 加解密功能包, 可靠性功能增强包, 内存保护单元, 实时追踪单元, 微型DMA控制器, ARC多核互联模块


EM9D
支持XY内存结构的增强DSP功能的高性能处理器
可授权选项: 浮点处理单元, 加解密功能包, 内存保护单元, 实时追踪单元, 微型DMA控制器, ARC多核互联模块


EM11D

  • ARC SEM 系列
  • 性能、功率、有效面积安全处理器支持嵌入式应用程序more

SEM110
高性能,超低功耗,紧凑安全处理器防止逻辑,硬件和物理攻击,包括侧信道攻击。
可获许可的选择: 浮点单元、 CryptoPackμDMA控制器


SEM120D
高性能、超低功率、紧凑型安全处理器和DSP指令统一mulMAC单位。
可获许可的选择: 浮点单元、 CryptoPackμDMA控制器


710D
面向实时控制的无缓存32位处理器
可授权选项: 浮点处理单元内存保护单元XY高级DSP单元小型实时追踪单元


725D
支持指令和数据缓存的高效32位处理器
可授权选项: 浮点处理单元内存保护单元XY高级DSP单元小型实时追踪单元


770D
支持MMU和Linux加速包高性能处理器
可授权选项: 浮点处理单元内存保护单元XY高级DSP单元小型实时追踪单元


601
紧凑型低功耗,无缓存的32位处理器
可授权选项:浮点处理单元内存保护单元小型实时追踪单元


605
Compact,cacheless 32-bit processor with power management unit
可授权选项: 浮点处理单元小型实时追踪单元


610D
支持DSP功能的,低功耗无缓存的32位处理器
可授权选项: 浮点处理单元, 内存保护单元XY高级DSP单元小型实时追踪单元


625D
支持DSP功能,支持指令和数据缓存的,低功耗32位处理器
可授权选项: 浮点处理单元内存保护单元XY高级DSP单元小型实时追踪单元


605LE
面向深度嵌入式应用的,预先配置的紧凑型低功耗32位处理器


 
面向从低端到高端英语的可配置ARC音频处理器
可授权选项:浮点处理单元内存保护单元, 实时追踪单元


浮点
可选添加高性能单精度和双精度硬件加速器来支持浮点数学运算。可以于ARC HS,EM,700,600以及音频处理器


安全
可帮助在SoC中创建防篡改,安全环境以及加速安全功能的选项。可以于ARC EM处理器


可靠
有助通过ISO 26262 ASIL D认证,包括硬件特性以及详细的安全相关文档。可以于ARC EM处理器


内存保护单元。
将地址空间分割为不同区域并与特定的属性相关联。可以于ARC HS,EM,700,600以及音频处理器。


DSP
特殊的DSP指令以及多分块(XY)内存,通过以寄存器访问的速度来提交数据,从而消除了内存读取周期。可以于ARC HS,EM,700,600处理器。


调试单元。
进通过增加最低限度的芯片尺寸来提供快速的软件调试,并无额外功耗消耗。可以于ARC HS,EM,700,600以及音频处理器。


系统集成
µDMA控制器选项以及ARConnect可配置硬件互联模块简化多核集成。可以于ARC EM处理器


 
广泛的用于加速基于ARC处理器的设计的,来自于Synopsys,第三方,及开源软件的开放工具,驱动程序,操作系统,中间件,音频编解码器和服务。


ARC 音频处理器
面向广泛的SoC设计的, 高性能,低功耗,资源占用少的音频处理器


音频编解码器
对于超低功耗便携式应用或高性能广播级家庭娱乐SoC理想的方案


流媒体架构
易于创造复杂的音频流图,包括蓝光光盘参考设计

Synopsys 的DesignWare ARC处理器是一个广泛的产品组合,包括了从高能效核心到高性能核心的一系列32位 CPU,可以使SoC的设计者针对包括嵌入式及深度嵌入式应用在内的不同应用进行优化。设计者可以使用获得专利的可配置技术来剪裁每一个ARC处理器,并藉此来满足针对各种不同应用特定的性能,功耗以及面积需求,如移动,物联网,数字家庭,汽车电子,工业电子以及存储器等应用。

移动应用
移动应用

高性能的ARC 多核处理器,对于依靠电池供电的移动应用,拥有出色的DMIPS/mW

more
  物联网
物联网

针对物联网应用,片上集成传感器控制,嵌入式处理以及通信

more
  数字家庭
数字家庭

针对数字家庭应用, ARC处理器提供顶尖的代码密度,减少了内存尺寸和功耗

more
 
汽车电子/工业电
汽车电子/工业电

针对汽车电子应用,小尺寸,低功耗的ARC处理器提供业界一流的代码密度和最好的DMIPS/mW

more
  存储器
存储器

针对SSD和闪存卡应用,高性能,低功耗的ARC处理器支持快速的读写速度

more
   

ARC的优势:利用最小的面积和功耗来实现最大化的性能

经过优化的ARC处理器内核为嵌入式SoC提供了业界最好的性能/功耗/面积(PPA)效率。ARC处理器一开始就是为功耗敏感的嵌入式应用而设计的。ARC处理器采用了哈佛结构来改善性能,能够同时访问指令和数据内存,并提供了一条高速标量流水线以最大化功耗效率。32-bit RISC引擎提供了16-bit/32-bit混合指令集,为嵌入式系统提高了代码密度。

ARC高度的可配置性和指令集架构(ISA)扩展性使其PPA效率成为同类最佳。使得设计者有能力通过增加或者减少硬件特性来为目标应用优化内核的PPA – 不需要浪费逻辑门。ARC设计者同样有能力来为内核添加自定义的指令和硬件加速器,以及使用紧密耦合内存和外设。这些都可以在内核和系统层面极大的改善性能和功耗效率。

那些完备的、得到证明的商业和开源软件工具链针对ARC处理器进行了优化,提供给SoC设计者一个高效的开发环境来开发基于ARC的系统,以此来满足PPA的要求。

ARC的优势:只实现需要的硬件,来优化PPA

ARC 处理器是高度可配置的,设计人员能够优化性能、功耗和面积上 SoC上的各个处理器实例。Architect设计向导允许用户通过拖放操作来配置内核,选项包括:
  • 指令,程序计数器和循环计数器的位宽
  • 寄存器组的大小
  • 定时器,复位和中断
  • 字节顺序
  • 内存种类,大小,划分,基地址
  • 电源管理,时钟门控
  • 端口和总线协议
  • 乘法器,除法器和其他硬件特性
  • 可授权的组件例如内存保护单元(MPU),浮点单元(FPU)和实时跟踪(RTT)
  • 添加/移除指令

ARC的优势:添加用户自定义的指令来加速代码运行和降低功耗

ARC 处理器扩展(APEX)技术允许ARC用户很方便的为处理器添加定制化硬件,针对目标应用极大的提升性能并且/或者减少功耗。ARC处理器可以扩展的部分包括:
  • 用户定义的指令
  • 用户提供的硬件(例如Verilog RTL)
  • 内核寄存器
  • 辅助寄存器
  • 条件和状态代码
  • 内存映射模块和紧密耦合外设
ARC 处理器的可扩展性可以使用户极大的改善性能,功耗和面积。 例如,用户自定义的指令可以加速软件运行,相同的代码所需的周期数大为减少,这样就可以降低对时钟频率的要求,从而减少能量消耗(或者使得同样的能量可以执行更多的操作)。代码量的减少也降低了对内存要求,从而节省了额外的成本和功耗。



采用APEX加速器运行传感器应用软件时,功耗和周期数的减少

APEX接口支持用户在处理器上使用紧密耦合内存及外设,去除额外的总线架构。这种"无总线"的设计进一步减小了面积和延迟,增加了系统级性能,并减少了成本。