Lynx Design System 

実績あるSoC設計環境による生産性と予測性の向上 

Lynx Design Systemは、デザインをインプリメントおよびモニタリングするための革新的な自動化とレポーティング機能を提供するフルチップ設計環境です。 RTLからGDSIIまでの製造フローを活用し、さまざまな重要なインプリメンテーション、検証タスクのフローを簡素化および自動化するため、設計者は製品の性能と目標達成に専念できます。 チップ設計者により、チップ設計者のために開発されたLynx Design Systemは、業界をリードするGalaxyデザイン・プラットフォームのツール群に基づいており、180nmから14nmにおいて100以上のテープアウト実績があります。

PDFLYNX DESIGN SYSTEMデータシート(PDF)

ユーザーにとってのメリット
  • 直観的で使いやすいフローの作成、実行の自動化、プロジェクト報告機能を提供する特許取得済みの可視化テクノロジ
  • 最新の手法を採り入れた実績のあるデザイン・フローにより、予測性の高い結果を高速に提供
  • 回路検証、相関、IPリグレッションなど、生産性を向上させるための革新的で高度な自動化ソリューションを構築
  • ライブラリやファウンドリに依存しないオープンな環境と、サードパーティ製ツールのサポートにより、複数のプロジェクト間でのフローの移植とカスタマイズが可能
  • テクノロジ・プラグインを利用してファウンドリ/ライブラリ・データのコンフィグレーションと検証を行うことにより、リスクを軽減し、プロジェクトのスケジュールを短縮

Lynx Design System

 
Runtime Manager

Lynx Design Systemの特許取得済みのGUIを使用して、フローの作成、コンフィグレーション、維持、管理を簡素化および自動化し、設計チームの生産性を向上させることができます。 直観的で使いやすいLynxのRuntime Managerにより、デザイン・フローの進行をRTLからテープアウトまで一貫してグラフィカルに編集、実行、モニタリングできます。 直観的な編集操作で、新規デザイン・フローの作成または既存フローの変更を行うことができます。 さまざまなタスクを、実行の依存関係に基づいて連結することにより、単一ブロック、またはチップ全体のフラット設計フローまたは階層設計フローを定義できます。 LynxのRuntime Managerでは、タスクの並列実行、同一タスクの複数実行によるデザイン検討、異なるパラメータでの設計フローの検討も容易です。

Lynx Runtime ManagerによるRTL-to-GDSIIデザイン・フロー
Lynx Runtime Managerによるデザイン・フローのグラフィカル表示。 このGUIでは、複数のレベルでデザイン・フローの作成、コンフィグレーション、デバッグを容易に行うことができます。

Adaptive Resource Optimizer(ARO)

ARO: Adaptive Resource Optimizer

Runtime Managerには、分散処理(HPC)で作業管理を最適化するAdaptive Resource Optimizer (ARO)と呼ばれる機能があります。 AROは発行されたジョブの使用パターンをモニタし、使用データの累積に基づいて、以降のジョブの発行の際のコンピュート・リソース(メモリー、CPUなど)を割り当てるためのより最適化された数値を導き出します。

AROは、ジョブが最適なキュー/マシンの組み合わせに割り当てられるようにするため、ジョブの待ち時間(ジョブがキューに入ってリソースを待機する時間)を大幅に減らし、コンピュート・リソースの使用率を改善します。分散処理(HPC)環境の使用率が高いほど、従来の固定的なリソース管理方法に比べ、AROによる利益は大きくなります。 AROを使用することにより、各ジョブの完了時間(ジョブ発行から結果を得るまでの時間)は10%以上の改善が可能です。 数千件のジョブが集計された場合、AROが改善する設計チームの生産性は多大なものになります。

AROは現在、LSF、SGE、UGEをサポートしますが、内製の環境にも採用可能です。

Lynx Design Systemのアーキテクチャ

Management Cockpit

Lynx Design Systemでは、設計者および管理者は70以上の事前定義された設計指標に”オンデマンド”でアクセスできます。 フローには設計関連またはプロセス関連の設計指標を用いることが可能であり、拡張も容易で、新しいユーザー定義の設計指標を追加できます。 ユーザーは、下図のような、QoR(結果品質)やリソース関連のプロジェクト指標など、状況やトレンドを表すレポートを作成できます。 設計指標はフローの実行時に自動的にキャプチャされ、カスタマイズされたレポートを作成できるようデータベースに保存されます。

特許取得済みのManagement Cockpitインターフェイスを使用して、設計者および管理者は収集したすべての設計指標および指定した設計目標にリアルタイムにアクセスし、次のようなカスタム・レポートを簡単に作成できます。
  1. クロック周波数、面積、電力などの主要な設計指標を表示するダッシュボード
  2. 設計の進捗状況と目標値との比較によるトレンド解析
  3. 現在の設計状況の概要
  4. QoRデータのブロックレベルの比較
  5. フローで使用されているツールとそのバージョンの概要
  6. デザイン検討段階での結果を比較するサマリ・レポート

Lynx Design System - Filtered by Block
棒グラフ・レポートは、各設計工程にかかった時間を視覚的に表示することで、設計のボトルネックの解析を容易にします。

Lynx Design System - ダッシュボードの設計指標
「ダッシュボード」ステータス・レポートでは、主要な設計指標のスナップショットを即座に表示し、設計フローのさまざまな工程で実績と目標を比較できます。

フロー

Lynx Design Systemを活用すれば、さまざまな重要なインプリメンテーション、検証、リグレッション、相関性向上などのタスクのフローが作成および自動化できるため、設計者は設計の目標達成に専念できます。この環境には以下が含まれます。

  • 量産に通用するRTL-to-GDSIIフロー
  • 様々なプロセスノードに対応するプラグイン
  • プロセッサ、インターフェイスIPを最適化するプラグイン
  • ライブラリの品質保証(QA)フロー

製造に即使えるこのRTL-to-GDSIIフローは、シノプシスのGalaxyデザイン・プラットフォームを用い、優れた品質を提供できるよう調整されています。プロジェクトの要求に応じてツールの機能や手法のカスタマイズを行うことができ、必要であればサードパーティ製ツールの統合も可能です。たとえば、Design Compiler® Ultra™、Design Compiler® GraphicalTetraMAX® ATPGPrimeTime®、 IC CompilerIC Compiler IIIC ValidatorStarRC™、 VC LPGalaxy Custom RouterHSPICE®、NanoTimeなどのシノプシス製ツールをコンフィグレーションすることができます。Lynx Design SystemのRTLからGDSIIまでの製造実績のある階層インプリメンテーション・フローには、次の特長があります。

  • シノプシスのGalaxyデザイン・プラットフォーム・リファレンス・メソドロジ
  • パワー、面積、性能、製造性の最適化など、設計最適化のための組み込みメソドロジ
  • フルチップの階層RTL-to-GDSIIをサポート
  • 複数のスタンダードセル・ライブラリおよびファウンドリ・テクノロジ・ノードでの検証
  • ジョブ分散、ジョブ投入の最適化、リビジョン・コントロール、データ管理のための設計環境のサポート
  • プロジェクト毎に展開できるモデルのため、マルチサイト/マルチユーザーのサポートが可能
  • 充実したテクニカル・サポートと最新のツールや手法への定期的なアップデート

Lynxフローは、シノプシスのGalaxyインプリメンテーション・プラットフォームをベースに開発されており、優れた設計結果品質を引き出すように微調整された製造実績豊富なフローとなっていますが、標準的に用いられている"TCL"を更新することで、内製ツールや他ベンダのツールをフローに容易に取り入れることもできます。

テクノロジ・プロセスノードのコンフィグレーションや、プロセッサ、インターフェイスIPを最適化するプラグイン、ライブラリ品質保証フローは、検証済みのスクリプトやユーティリティにより実現され、プロジェクトの開始を早め、最適化された設計へ導かれる時間を短縮します。

Lynxのプロセスノード・コンフィグレーション・プラグインは、任意のスタンダードセルやメモリに応じてツールやフロー設定をすばやく構成するテンプレートを提供します。さらに作業をスピードアップするために、よく使われるライブラリやプロセスノードに対する検証済みのコンフィグレーションが揃っています。これには、14nmから180nmまでの任意のライブラリとファンドリ・ノードに対するプロセス・テクノロジ情報と、代表的フローおよびツール設定が含まれます。

プロセッサ・コアは往々にしてSoCの最も重要なIPブロックであり、性能、パワー、面積間のバランスを最高にするため設計を最適化するには、多大な労力がかかります。より生産的な出発点を設計者に提供するために、Lynxの最適化されたプロセッサとインターフェイスIPプラグインは、各IPに特化された微調整済みのIPのフロー・スクリプト、最適化されたタイミング制約とDFT制約、フロアプランと配置ガイダンス、各IPに特化されたツール設定、設計とフロアプランのエクスプロレーション(検討)、比較式分析フローなどを備えています。対象となる主要なプロセッサ・コアとインターフェイスIPの例は下記の通りです。

  • ARM® Cortex™-A7 MPコア
  • ARM Cortex-A15 MPコア
  • ARM Cortex-A17コア
  • ARM Cortex-A53コア
  • Imagination Technologies PowerVR™ Series6 GPUコア
  • ARC HS34,HS36,and HS38 プロセッサ
  • DDR4, DDR3 and PCI Express® インターフェイスIP

プロセッサとインターフェイスIPに特化したフローでは、プロセッサ・コアおよびインターフェイスIPを最適化および強化するための設計のベスト・プラクティスを組み込むことができます。 これにより、選択したプロセス・テクノロジに応じてコアの性能、パワー、面積の最適化にかかる期間を短縮できます。

ミスマッチ、不正確、不完全なテクノロジ・ファイルやライブラリ・ファイルは、設計プロジェクトのスケジュールに悪い影響を及ぼしかねません。特に、テクノロジ・データが頻繁に変わる新しいプロセスノードでは、リスクが高くなります。そこで、ライブラリ品質保証プラグインがスクリプトやドキュメントを用意して、ライブラリやテクノロジ・ファイルをコンフィグレーション、事前テストし、正しいフローの実行を可能にしています。このような包括的なデータと統合性のチェックにより、新しく採用されるライブラリやハードIPがその設計のコンテキストで正しくコンフィグレーションされることを保証します。

お客様の特定のIPやテクノロジ・プロセスノードに対するプラグインがあるかどうかについては、lynx@synopsys.com にお問い合わせください。



NewsArticlesDatasheetsSuccess StoriesWhite PapersTechnical PapersWebinarsVideos