Embedded Test and Repair 

 

シノプシス テスト&リペア・ソリューションは、大規模SoC設計の抱える全ての側面を網羅した包括的なテストカバレッジを提供します。組み込みメモリのテストと診断、リペアを行うDesignWare® STAR Memory Systemと、SoC内のIPやコア全てを階層的にテストするDesignWare STAR Hierarchical System の組み合わせが、統合のための時間を短縮し、テスト品質を向上することを可能にします。

The STAR Memory Systemは、テスト、リペア、診断を統合した包括的なソリューションで、プロセス・ノードやメモリIPベンダのを問わず、修正可能および修正不可能な組み込みメモリをサポートします。高度に自動化された設計インプリメンテーションと診断フローが、設計の収束を早め、市場への製品投入と量産立ち上げまでの時間を劇的に短縮します。

The STAR Hierarchical Systemは、アナログ・ミックスドシグナルIP、デジタル論理ブロック、インターフェイスIPを含む複数のIPコアを用いたSoCや設計を効率的にテストするための自動化テストソリューションです。全てのIPコアに全SoCレベルでアクセス、制御するためのIEEE 1500の階層的ネットワークを自動的に生成し、IPやコアのテスト・スケジュールを柔軟にすることでテスト時間や消費電力を最適化し、テストの品質を向上します。このシステムの高度に自動化されたDFT実行と、階層的IP/コアレベルテストが、テスト統合時間を大幅に短縮することを可能にし、設計とテストコストを最小限に抑えながらデザインを迅速に市場に送り出すことができます。

  • 製品
 
  • STAR Memory System
  • テスト、リペア、診断を統合した組み込みメモリのためのソリューションmore

 
DesignWare STAR Memory Systemは、包括的なテスト、リペア、診断ソリューションで修正可能および修正不可能な組み込みメモリをサポートします。


 
DesignWare STAR Hierarchical Systemは、アナログ・ミックスドシグナルIP、デジタル論理ブロック、インターフェイスIPを含む複数のIPコアを用いたSoCや設計を効率的にテストするための自動化テストソリューションです。



NewsArticlesBlogsWhite PapersWebinarsVideosNewslettersCustomer Successes