ニュースリリース - 2026年9月23日

シノプシス　上級副社長　Michael Buehler-Garciaは次のように述べている。「AIシステムの規模と複雑性が増大し続ける中で、お客様各社は、実績あるIP、インテリジェントな設計ソリューション、そして高度なパッケージング手法がシームレスに連携して機能することを求めていらっしゃいます。TSMC社との共同イノベーションを通じて、次世代AIおよび高性能コンピューティング・システムの開発を加速するために必要な、チップ（シリコン）からシステムまでを一貫して協調設計できるソリューションをご提供します」

TSMC社　エコシステム/アライアンス・マネジメント担当ディレクター　Aveek Sarkar氏は次のように語っている。「シノプシス社のようなOpen Innovation Platform^®（OIP）エコシステム・パートナーとの協業は、AIと高性能コンピューティングの急速に拡大する需要に引き続きお応えしています。シノプシス社が提供しているTSMC認証済みEDAソリューションとシリコン実証済みIPポートフォリオを、当社の最新プロセスおよびパッケージングのイノベーションと組み合わせることで、お客様各社は、性能、機能統合、エネルギー効率の限界を押し広げ、AIの未来を形づくることが可能となります」

先端ノードの採用と設計収束の加速

シノプシスとTSMC社は、お客様が最新のシリコン・プロセスへ自信を持って移行できるよう支援している。最新の成果として、デジタルおよびアナログの各EDAフローにおけるA14プロセス認証、ならびにエージェント型AIを活用した設計環境整備が挙げられる。これらの認証フローにより、インプリメンテーションからサインオフまでを網羅する包括的な設計手法をお客様に提供し、TSMC A14プロセスの設計収束を加速する。

アナログ設計においては、シノプシスはTSMC社と協力し、A14におけるデバイス配線の設計環境を実現している。これは、レイアウト作業の生産性を高め、先端プロセスへの移行を加速するための、アナログ配置配線の自動化に向けた重要な節目である。

エージェント型AIワークフローによる設計生産性の最適化

シノプシスは、TSMC社とのパートナーシップのもと、エージェント型AI機能を活用し、アナログ/デジタル/マルチダイ設計ワークフローを自動化することで、設計作業の生産性と自律性を高めている。シノプシスのCustom Compiler™は既存のアナログ・デザインのプロセスノード移行を効率化し、Fusion Compiler™はLLM（大規模言語モデル）を活用した解析で設計作業の効率を高める。

さらに、マルチダイ設計における異種統合（ヘテロジニアス・インテグレーション）をより迅速に進めるため、シノプシス3DIC Compiler プラットフォームを用いた新しいエージェント型AIのチップレット・フロアプラン共同最適化フローが、複雑なフロアプラン作業を自動化し、設計収束を加速する。これにより、TSMC 3DFabric^®技術をサポートする。

TSMCと協力しマルチダイ設計と電源設計を強化

次世代AIシステムは消費電力が大きく、電力供給の設計がこれまで以上に難しくなる中、IVR（統合電圧レギュレータ）は、マルチダイ設計における電力効率と電源インテグリティを改善するための重要技術として注目されている。3DIC Compilerプラットフォームにより、先端パッケージング向けの統合環境において、TSMC社のCoWoS技術上でIVRの効率的な協調設計とシミュレーションが可能となる。

パッケージ内光電融合の未来を実現

光インターコネクト技術は、効率的で高速なシステム接続を実現する上で、ますます重要になっている。シノプシスは TSMC社と引き続き協業し、3DIC実装、マルチフィジックス解析、最適化にわたる、フォトニクスとエレクトロニクスの統合協調設計フローを通じて、TSMC COUPE™技術上でのパッケージ内光電融合（コパッケージド・オプティクス）設計を可能にしている。両社は、マルチダイ設計を用いるシステム向けの最先端の光インターコネクト・アーキテクチャを、お客様が効率的に設計/検証できるよう支援している。

次世代AIシステムに向けた、シリコン実証済みIPの基盤を提供

シノプシスはTSMC社との協業により、同社の先端プロセス技術向けに最適化された、業界で最も幅広いシリコン実証済みのインターフェイスIP、ファウンデーションIP、ならびにSilicon Lifecycle Management（SLM）IPのポートフォリオを通じて、次世代のAI、HPC、データセンター、エッジ、フィジカルAIシステムの開発を加速している。TSMC社の N5、N3P、N2P プロセスにおけるシリコン一発完動の実績をベースに、シノプシスは、設計エコシステム内ですぐに使えるIP ポートフォリオを継続的に拡充し、顧客の開発リスク低減、市場投入までの時間短縮、そして電力・性能・スケーラビリティに関する高い目標の達成を支援している。

TSMC社のN2Pプロセスにおいて、シノプシスは PCIe 7.0、HBM4、LPDDR6/5X/5、224G Ethernet PHY、UCIe、OTP、さらに先端の SLM プロセス/電圧/温度（PVT）モニタリングIP など、AI/HPC向けの主要IPについて、実用化に向けた対応を進め、テープアウトまで到達した。これらのソリューションは、要求がますます厳しくなるAIワークロードに必要な、高帯域の接続性、メモリー性能、システムの状態をリアルタイムに把握・判断できる機能を提供する。

マルチダイのイノベーションを推進する取り組みとして、シノプシスはCoWoS-Sインターポーザを統合したTSMC N3Pテストチップ上でUCIe-A 32G/40Gのシリコンを実証し、AIシステム向けの高速ダイ間接続を検証した。シノプシスは最近、2nm および 3nm の両プロセスノードで64G UCIe IPのテープアウトも完了している。このIPは、組込みDFT機能により、システム内での可視化機能を提供する。

またシノプシスは、TSMC社のN3PおよびN2P向けのシリコン実証済みファウンデーションIP、MIPI IP、メモリーIPのポートフォリオを最近拡充するとともに、面積を抑えやすい“C”プロセス（6nm～3nm）向けの IP も開発している。

これらのIPソリューションにより、AI、データセンター、ネットワーキング、モバイル、車載システム、エッジAIといった用途において、より高い集積度、低消費電力、そして高機能でインテリジェントなシステムの迅速な展開が可能となる。

関連情報

• ブログ：マルチダイ、マルチフィジックス、そしてチップ設計の新たなルール

https://www.synopsys.com/blogs/chip-design/multi-die-multiphysics-co-design.html

• eBook：マルチダイ設計に向けた Multiphysics Fusion 技術

https://www.synopsys.com/resources/multiphysics-fusion-technology-for-multi-die.html

• eBook：シリコンは実績あるIPから始まる

https://www.synopsys.com/resources/proven-ip-for-silicon-design.html

シノプシスについて

Synopsys, Inc. (Nasdaq上場コード: SNPS）は、シリコン to システムのエンジニアリング・ソリューションのリーディング・カンパニーであり、AIを活用した製品の迅速なイノベーションを支援し、業界をリードするシリコン設計/IPならびにシミュレーション/解析ソリューション、設計サービスを提供している。幅広い業界の顧客企業と緊密に連携して、その研究開発能力と生産性を最大化し、明日の創造性に火をつける今日のイノベーションを推進している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。