PCI Express IPソリューション 

PCI Express IPソリューション

概要 

シノプシスのDesignWare IP PCI Express® ソリューションは、デジタル・コントローラ、PHY、検証用IPを統合した、シリコン実証済みの完全なIPソリューションです。これらはPCI Express 4.0、3.x、2.xおよび1.x (Gen4/3/2/1)とPIPE規格に準拠します。 さらに、シノプシスはM-PCIe™ ECNをシリコン実証されたM-PHYとM-PCIeコントローラIPでサポートします。 シノプシスはPCI Express IPのリーディング・プロバイダとして、高品質なIPの実現に取り組んでいます。PCIe®向けのDesignWare IPは、外部機関による相互接続性テストを受けており、現在量産されている多数の製品に採用されています。厳しい品質基準と経験豊富なテクニカル・サポート・チームが一体となって、次世代のデスクトップ・コンピュータ、携帯機器、家電製品、通信機器向けシステムオンチップの開発期間の短縮とIP統合のリスク低減を支援します。

1000を超えるお客様にDesignWare IP PCI Express ソリューションをご使用いただいております。シノプシスをPCIe IPパートナーとして信頼されているお客様の声はこちらをご覧ください。

PDF 包括的DesignWare IPソリューション
PCI Express 向けDesignWare IPのビデオを見る
 
  • PCI Express 4.0
  • 16GT/s PCIe 4.0規格をサポートする、完全な、シリコン実証済みIPソリューション 

Endpoint IP
PCIe Endpointに必要なポート・ロジックを提供。PCI Express 4.0 仕様とPCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Root Port IP
PCIe Root Complexに必要なポート・ロジックを提供。PCI Express 4.0 仕様に準拠。
PDF データシートのダウンロード (PDF)


Dual Mode IP
PCIe Root ComplexとEndpointに必要なポート・ロジックを提供。PCI Express 4.0 仕様、PCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Switch Port IP
PCIe SwitchまたはBridgeに必要な上流/下流ポート・ロジックを提供。PCI Express 4.0 仕様に準拠。
PDF データシートのダウンロード (PDF)


PCI Express AHBブリッジ
DesignWare PCI Expressポート・ロジックがAMBA 2.0 AHBオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


PCI Express AXIブリッジ
DesignWare PCI Expressポート・ロジックがAMBA 3 AXI/4 AXIオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


Single Root I/O Virtualization
ユーザフレンドリなアプリケーション・インターフェイスと高いタイミング収束性を両立し、ASICやFPGAなど様々なデバイスを用いたSoCデザインへの迅速かつ容易な組み込みを可能にします
PDF データシートのダウンロード (PDF)


PCIe 4.0 PHY IP
高度なシグナルインテグリティを有した、16Gbps動作のPCIe PHY IP
PDF データシートのダウンロード (PDF)


M-PCIe IP
ルートポート、エンドポイント、デュアルモード、スイッチデバイスを作るために必要なポートロジックを実装するためのスケーラブルコントローラIP
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
IPプロトタイピング、ソフトウェア開
PDF データシートのダウンロード (PDF)


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
PCIe向けVC VIPはPCIe 4.0、PIPE、SerDes、全ての主要なシミュレータとM-PHYをサポートし、Root ComplexもしくはEndpointとして動作します。オプションとしてソース・ベースのテスト・スイートおよびNVMeを含みます。
PDF データシートのダウンロード (PDF)

  • PCI Express 3.1
  • 8GT/s PCIe 3.1規格をサポートする、完全な、シリコン実証済みIPソリューション 

Endpoint IP
PCIe Endpointに必要なポート・ロジックを提供。PCI Express 3.1 仕様とPCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Root Port IP
PCIe Root Complexに必要なポート・ロジックを提供。PCI Express 3.1 仕様に準拠。
PDF データシートのダウンロード (PDF)


Dual Mode IP
PCIe Root ComplexとEndpointに必要なポート・ロジックを提供。PCI Express 3.1 仕様、PCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Switch Port IP
PCIe SwitchまたはBridgeに必要な上流/下流ポート・ロジックを提供。PCI Express 3.1 仕様に準拠。
PDF データシートのダウンロード (PDF)


PCI Express AHBブリッジ
DesignWare PCI Expressポート・ロジックがAMBA 2.0 AHBオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


PCI Express AXIブリッジ
DesignWare PCI Expressポート・ロジックがAMBA 3 AXI/4 AXIオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


Single Root I/O Virtualization
ユーザフレンドリなアプリケーション・インターフェイスと高いタイミング収束性を両立し、ASICやFPGAなど様々なデバイスを用いたSoCデザインへの迅速かつ容易な組み込みを可能にします
PDF データシートのダウンロード (PDF)


PCIe 3.1 PHY IP
8.0Gbpsで動作するマルチチャネル、低消費電力PCI Express 3.1 PHY
PDF データシートのダウンロード (PDF)


M-PCIe IP
ルートポート、エンドポイント、デュアルモード、スイッチデバイスを作るために必要なポートロジックを実装するためのスケーラブルコントローラIP
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
IPプロトタイピング、ソフトウェア開


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグとテストのためのソフトウェア開発キット


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
PCIe向けVC VIPはPCIe 3.1、PIPE、SerDes、全ての主要なシミュレータとM-PHYをサポートし、Root ComplexもしくはEndpointとして動作します。オプションとしてソース・ベースのテスト・スイートおよびNVMeを含みます。
PDF データシートのダウンロード (PDF)

  • PCI Express 2.1
  • 5GT/s PCIe 2.1規格をサポートする、完全な、シリコン実証済みIPソリューション 

Endpoint IP
PCIe Endpointに必要なポート・ロジックを提供。PCI Express 2.1 仕様とPCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Root Port IP
PCIe Root Complexに必要なポート・ロジックを提供。PCI Express 2.1 仕様に準拠。
PDF データシートのダウンロード (PDF)


Dual Mode IP
PCIe Root ComplexとEndpointに必要なポート・ロジックを提供。PCI Express 2.1 仕様、PCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Switch Port IP
PCIe SwitchまたはBridgeに必要な上流/下流ポート・ロジックを提供。PCI Express 2.1 仕様に準拠。
PDF データシートのダウンロード (PDF)


PCI Express AHBブリッジ
DesignWare PCIeポート・ロジックがAMBA 2.0 AHBオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


PCI Express AXIブリッジ
DesignWare PCIeポート・ロジックがAMBA 3 AXI/4 AXIオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


Single Root I/O Virtualization
ユーザフレンドリなアプリケーション・インターフェイスと高いタイミング収束性を両立し、ASICやFPGAなど様々なデバイスを用いたSoCデザインへの迅速かつ容易な組み込みを可能にします
PDF データシートのダウンロード (PDF)


PCIe 2.1 PHY IP
5.0Gbpsで動作する、高性能で低消費電力のPCI Express 2.1 PHY IP
PDF データシートのダウンロード (PDF)


M-PCIe IP
ルートポート、エンドポイント、デュアルモード、スイッチデバイスを作るために必要なポートロジックを実装するためのスケーラブルコントローラIP
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
IPプロトタイピング、ソフトウェア開
PDF データシートのダウンロード (PDF)


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグとテストのためのソフトウェア開発キット


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
PCIe向けVC VIPはPCIe 2.1、PIPE、SerDes、全ての主要なシミュレータとM-PHYをサポートし、Root ComplexもしくはEndpointとして動作します。オプションとしてソース・ベースのテスト・スイートおよびNVMeを含みます。
PDF データシートのダウンロード (PDF)

  • PCI Express 1.1
  • 2.5GT/s PCIe 1.1規格をサポートする、完全な、シリコン実証済みIPソリューション 

Endpoint IP
PCIe Endpointに必要なポート・ロジックを提供。PCI Express 1.1 仕様とPCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Root Port IP
PCIe Root Complexに必要なポート・ロジックを提供。PCI Express 1.1 仕様に準拠。
PDF データシートのダウンロード (PDF)


Dual Mode IP
PCIe Root ComplexとEndpointに必要なポート・ロジックを提供。PCI Express 1.1 仕様、PCI-SIG SR-IOV仕様に準拠。
PDF データシートのダウンロード (PDF)


Switch Port IP
PCIe SwitchまたはBridgeに必要な上流/下流ポート・ロジックを提供。PCI Express 1.1 仕様に準拠。
PDF データシートのダウンロード (PDF)


PCI Express AHBブリッジ
DesignWare PCIeポート・ロジックがAMBA 2.0 AHBオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


PCI Express AXIブリッジ
DesignWare PCIeポート・ロジックがAMBA 3 AXI/4 AXIオンチップ・バスへのブリッジとして機能。
PDF データシートのダウンロード (PDF)


Single Root I/O Virtualization
ユーザフレンドリなアプリケーション・インターフェイスと高いタイミング収束性を両立し、ASICやFPGAなど様々なデバイスを用いたSoCデザインへの迅速かつ容易な組み込みを可能にします
PDF データシートのダウンロード (PDF)


PCIe 1.1 PHY IP
2.5Gbpsで動作する、消費電力と専有面積が小さいPCI Express 1.1 PHY IP
PDF データシートのダウンロード (PDF)


M-PCIe IP
ルートポート、エンドポイント、デュアルモード、スイッチデバイスを作るために必要なポートロジックを実装するためのスケーラブルコントローラIP
PDF データシートのダウンロード (PDF)


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
PCIe向けVC VIPはPCIe 1.1、PIPE、SerDes、全ての主要なシミュレータとM-PHYをサポートし、Root ComplexもしくはEndpointとして動作します。オプションとしてソース・ベースのテスト・スイートおよびNVMeを含みます。
PDF データシートのダウンロード (PDF)

デジタル・コントローラ・コアIP
  • Endpoint、Dual Mode、Root Port、Switch/Bridgeで構成される幅広いソリューション
  • 低レイテンシでゲート数が少ないシリコン実証済みのIP
  • AgilentやPCI-SIGのプロトコル試験カードに採用
  • すべてのPCI Express IPプロバイダ中で最大の導入実績
Root Port
  • アップストリーム・ポート/ダウンストリーム・ポートいずれの統合にも対応した設計
  • CI Express基本仕様やPIPEインターフェイス規格に準拠した高速ミックスドシグナル・カスタムCMOS回路を統合
  • 消費電力や専有面積が非常に小さく、ジッタと受信感度が向上
検証用IP
  • PCI Express Endpointデバイス、Switchデバイス、Root Complexデバイスなど、あらゆる構成のデジタル・コントローラ・コアを検証可能
  • ダイレクト/制約条件によるランダム・トラフィック生成をサポート
  • PCI Expressトランザクションの機能カバレッジとPCI Express準拠チェックリストのカバレッジに対応