標準規格インターフェイスIP 

広く使われているプロトコルのための包括的なインターフェイスIPソリューション  

シノプシス は、USB, PCI Express, DDR, SATA, HDMI, Ethernet や MIPI等の広く普及しているインターフェイスを実装するための、包括的でシリコン検証済みのIPを広範なポートフォリオで設計者の皆様にご提供します。シノプシス は、巨額の投資を実施して高品質なIPを開発していますので 設計者の皆様は、IPのインターオペラビリティやSoC統合に不安を抱くことなく開発を進めることができ、開発リスクと開発期間を削減できます。

DesignWare IPは多くのお客様に信頼され、数多くのSoCにご使用いただいております。シノプシスを IPパートナーとして信頼されているお客様の声はこちらをご覧ください。

  • 製品
 
  • AMBA
  • AMBA 2.0, AMBA 3 AXIおよびAMBA 4 AXIプロトコル用の包括的なIPソリューションmore

基盤/基礎構造
AMBA®インターコネクトのDesignWare IPソリューションは合成可能なIP、検証IP、サブシステム・アセンブリのための自動化メソッドを含みます。
PDF データシートのダウンロード


AHB DMAコントローラ
AHB DMAコントローラは高度に最適化および一元化され、それぞれ最大8チャネルをサポートし、専用のチャネル・バッファを持ちます


AXI DMAコントローラ
AXI DMAコントローラは高度に最適化および一元化され、それぞれ最大8チャネルをサポートします。


APB汎用ペリフェラル
非常にコンフィギュラブルなAPB汎用ペリフェラルにより、目的の設計要件に合わせてコンポーネントを柔軟に構成できます。


APBアドバンスト・ペリフェラル
非常にコンフィギュラブルなAPBアドバンスト・ペリフェラルにより、目的の設計要件に合わせてコンポーネントを柔軟に構成できます。


検証用IP
AMBA VIPはAXI4、ACE、AXI3、AHB、APBに対応します。本VIPはシノプシスのSystemVerilog UVMをベースにしており、主要な全てのシミュレータに対応します。
PDF データシートのダウンロード

  • DDR
  • 最大3200Mbpsをサポートする包括的なDDR4/3/2およびLPDDR4/3/2 IPmore

DDRの完全なソリューション
プロトコルとメモリ・コントローラ、PHY IP、検証用IPで構成される完全なDDR IPソリューション。
PDF データシートのダウンロード


拡張ユニバーサルDDRメモリコントローラ
DDR4、DDR3/3L/3U、DDR2、mobile DDR、LPDDR4、LPDDR3およびLPDDR2をサポートするコントローラIP
PDF データシートのダウンロード


基本ユニバーサルDDRコントローラ
DDR3/3L/3U、DDR2、mobile DDR、LPDDRおよびLPDDR2をサポートするコントローラIP
PDF データシートのダウンロード


DDR4/3 PHY
組み込みキャリブレーション・プロセッサを実装し、3200MbpsまでのDDR4/DDR3/DR3Lをサポート
PDF データシートのダウンロード


DDR4 multiPHY
最大2667MbpsでDDR4/3/3L/3U と2133MbpsまでのLPDDR3/2 をサポート
PDF データシートのダウンロード


LPDDR4 multiPHY
最大3200Mbpsで動作し、LPDDR4、LPDDR3、DDR4、DDR3/3L/3Uをサポート
PDF データシートのダウンロード


Gen 2 DDR multiPHY
最大2133MbpsでLPDDR3/2 と2133MbpsまでのDDR3/3L/3U をサポート
PDF データシートのダウンロード


DDR multiPHY
LPDDR2、mobile DDR、DDR3/3L/3U、DDR2など、最大1066Mbpsの速度に対応するさまざまな種類のDDR SDRAMをサポートします。
PDF データシートのダウンロード


DDR3/2 SDRAM PHY
最大2133Mbpsまでをサポート
PDF データシートのダウンロード


DDR2/3-Lite/mDDR SDRAM PHY
最大1066 Mbpsで動作し、DDR3、DDR2、LPDDRをサポート
PDF データシートのダウンロード


IP Prototyping Kits
リファレンス・デザインとHAPS-DX FPGAベース・プロトタイピング・システムを用いて、DDR3およびLPDDR3/2 IPを用いた開発を加速
PDF データシートのダウンロード(PDF)

  • Ethernet
  • 包括的かつシリコン実証済みの、イーサネット・ソリューションmore

エンタープライズMAC IP
IEEE802およびコンソーシアムの規格に準拠した、高性能、省電力かつコンフィギュラブルな1G/10G/25G/40G/50G/100GイーサネットMAC IP
PDF データシートのダウンロード


Ethernet XGMAC IP
IEEE802およびコンソーシアムの規格に準拠した、コンフィギュラブルな1G/2.5G/5G/10GイーサネットMAC IP
PDF データシートのダウンロード


Ethernet GMAC IP
GMAC、MTLおよびMDCを含むIEEE802規格に準拠した、コンフィギュラブルな10/100/1GユニバーサルMACコントローラIP
PDF データシートのダウンロード


Ethernet MAC IP
GMAC、MTLおよびMDCを含むIEEE規格に準拠した、コンフィギュラブルな10/100ユニバーサルMACコントローラIP
PDF データシートのダウンロード


エンタープライズ PCS IP
IEEE802およびコンソーシアムの規格に準拠した、高性能、省電力かつコンフィギュラブルな1G/10G/25G/40G/50G/100GイーサネットPCS IP
PDF データシートのダウンロード


Ethernet PCS IP
IEEE802およびコンソーシアムの規格に準拠した、高性能、省電力かつコンフィギュラブルな1G/2.5G/5G/10GイーサネットPCSコントローラ IP
PDF データシートのダウンロード


Ethernet Quality-of-Service IP
各種IEEE規格に準拠した、コンフィギュラブルな10M/100M/1G MAC IP。Time Sensitive Ethernet用途を実装し、ASIL Bに対応したIP
PDF データシートのダウンロード


マルチ・プロトコル 16G PHY IP
Ethernet 40/10GBASE-KR/KR4、10GBASE-KX4/XAUI、1000BASE-KX/SGMIIなど向けの、1.25~16Gbps PHY
PDF データシートのダウンロード (PDF)


XAUI PHY IP
広範なプロセスノードに対して、10G Ethernet規格をサポート
PDF データシートのダウンロード


IP Prototyping Kits
リファレンス・デザイン、HAPS-DX FPGA・プロトタイピング・システムとARCソフトウェア開発プラットフォームを用いて、Ethernet IPのソフトウェア開発と統合を加速
PDF データシートのダウンロード


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグ、テストを実現する、ソフトウェア開発キット


インターフェースIPサブシステム
迅速なIP統合のためのコンフィギュラブルかつ事前検証済みのサブシステム
PDF データシートのダウンロード


検証用IP
10M/100M/1Gから100GまでのMACおよびPHYインターフェースの検証
PDF データシートのダウンロード

  • HDMI
  • シリコン実証済みHDMI 2.0、1.4および1.3 TX & RXソリューション: コントローラおよびPHYmore

HDMI 2.0 トランスミッタ(Tx)
シリアル化しオーディオ、ビデオ、制御信号を送信するコントローラIP、PHY IP、ソフトウェア、Linuxドライバーから構成されるHDMI 2.0 Txインターフェース
PDF データシートのダウンロード


HDMI 2.0 レシーバ(RX)
デシリアル化しオーディオ、ビデオ、制御信号を受信するコントローラIP、PHY IP、ソフトウェア、Linuxドライバーから構成されるHDMI 2.0 Txインターフェース
PDF データシートのダウンロード


HDMI 1.4トランスミッタ(TX)
HDMI 1.4 TXインターフェイスはコントローラとPHYで構成され、HDMIインターフェイスからのビデオ、オーディオ、制御情報のシリアライゼーションと伝送を実行します。
PDF データシートのダウンロード


HDMI 1.4レシーバ(RX)
HDMI 1.4 RXインターフェイスはコントローラとPHYで構成され、HDMIインターフェイスからのビデオ、オーディオ、制御情報のシリアライゼーションと伝送を実行します。
PDF データシートのダウンロード


IP Prototyping Kits
HDMI IPのプロトタイピング、ソフトウェア開発と統合を加速


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグとテストのためのソフトウェア開発キット


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
HDMI2.0, 1.4, 1.3インターフェースの迅速な検証
PDF データシートのダウンロード(PDF)

  • JPEG
  • 画像の圧縮と復元のためのマルチメディアIPソリューションmore

 
CODECは、ISO/IEC 10918-1標準で指定されているように、JPEGベースライン・アルゴリズムに従って最大4色のコンポーネントの静止画または動画データを符号化および複合化します。
PDF データシートのダウンロード

  • MIPI
  • シリコン実証済みの幅広いラインアップのMIPI IPソリューションmore

CSI-2コントローラIP
アプリケーション・プロセッサもしくはイメージ・プロセッサとカメラ・センサーの間を繋ぐ高速シリアル・インターフェース向けの、合成可能なホストおよびデバイス・コントローラIP
PDF データシートのダウンロード (PDF)


DSIコントローラIP
アプリケーション・プロセッサとディスプレイの間を繋ぐ高速シリアル・インターフェース向けの、合成可能なホストおよびデバイス・コントローラIP
PDF データシートのダウンロード (PDF)


I3CコントローラIP
複数のセンサーとの接続のための、広帯域かつスケーラブルなコントローラIP
PDF データシートのダウンロード (PDF)


UFSホスト・コントローラIP
ユニバーサル・フラッシュ・ストレージ(UFS)、UFSホスト・コントローラ・インターフェース(UFSHCI)規格およびUFSカード向け、高性能シリアル・インターフェースIP
PDF データシートのダウンロード (PDF)


UniProコントローラIP
JEDEC UFS、MIPI CSI-3、DSI-2、Google Ara UniPort-M規格向けの、コンフィギュラブルかつ合成可能なコントローラIP
PDF データシートのダウンロード (PDF)


SD/eMMCホスト・コントローラIP
最新のSD、SDIOおよびeMMC規格に準拠した、高性能かつ低消費電力のコントローラIP
PDF データシートのダウンロード (PDF)


D-PHY IP
先進プロセス・テクノロジーで使用可能な、高性能かつ低消費電力の4データ・レーンPHY IP
PDF データシートのダウンロード (PDF)


M-PHY IP
先進プロセス・テクノロジーで使用可能な、シリコン実証済み、低消費電力かつ高速なGear 3転送レートに対応するPHY IP
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
MIPI DSI、CSI-2およびJEDEC UFS IPのプロトタイピング、ソフトウェア開発および統合を加速


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグとテストのためのソフトウェア開発キット


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
MIPI、UFS、SDおよびeMMCインターフェースの検証


SD/eMMCホスト・コントローラIP
SD、SDIOおよびeMMC規格向け高性能コントローラIP
PDF データシートのダウンロード


UFSホスト・コントローラIP
ユニバーサル・フラッシュ・ストレージ(UFS)、UFSホスト・コントローラ・インターフェース(UFSHCI)規格およびUFSカード向け、高性能シリアル・インターフェースIP
PDF データシートのダウンロード


UniProコントローラIP
ホストおよびデバイスICを制御する、コンフィギュラブルで合成可能なコントローラIP
PDF データシートのダウンロード


M-PHY IP
主要なプロトコルをサポートする、シリコン実証済みの低消費電力PHY IP
PDF データシートのダウンロード


IP Prototyping Kits
UFS IPのプロトタイピング、ソフトウェア開発および統合を加速
PDF データシートのダウンロード (PDF)


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグとテストのためのソフトウェア開発キット


検証用IP
UFS, eMMC, SDおよびMIPI M-PHYインターフェースの検証


Multi-Protocol 25G PHY IP
1.25 to 16Gbps PHY supporting PCIe 4.0, SATA 6G and more
PDF DesignWare Multi-Protocol 25G PHY IP Datasheet(PDF)


マルチ・プロトコル 16G PHY IP
PCIe 4.0、SATA 6G、Ethernet 40/10GBASE-KR/KR4、10GBASE-KX4/XAUI、1000BASE-KX/SGMIIなど向けの、1.25~16Gbps PHY
PDF データシートのダウンロード (PDF)


Multi-Protocol 10G PHY IP
1.25 to 10Gbps PHY supporting PCIe 3.1, SATA 6G, SGMII and more
PDF DesignWare Multi-Protocol 10G PHY IP Datasheet (PDF)


Multi-Protocol 6G PHY IP
1.25 to 6.25Gbps PHY supporting PCIe 2.0, SATA 6G and more
PDF DesignWare Multi-Protocol 6G PHY Datasheet (PDF)

  • PCI Express
  • PCI Express 4.0、3.1、2.1、1.1の完全なシリコン実証済みIPソリューションmore

エンドポイントIP
PCIeエンドポイントに必要なポート・ロジックをインプリメントし、PCI Express 4.0、3.1、2.1、1.1およびPCI-SIG SR-IOV規格をサポートしています。
PDF データシートのダウンロード (PDF)


ルート・ポートIP
PCIeルート・コンプレックスに必要なポート・ロジックをインプリメントし、PCI Express 4.0、3.1、2.1、1.1およびPCI-SIG SR-IOV規格をサポートしています。
PDF データシートのダウンロード (PDF)


デュアル・モードIP
PCIeルート・コンプレックスおよびエンドポイントの両方に必要なポート・ロジックをインプリメントし、PCIe 4.0、3.1、2.1、1.1およびPCI-SIG SR-IOV規格をサポートしています。
PDF データシートのダウンロード (PDF)


スイッチ・ポートIP
PCIeスイッチまたはブリッジに必要な、アップストリームまたはダウンストリーム・ポート・ロジックをインプリメントし、PCI Express 4.0、3.1、2.1、1.1規格をサポートしています。
PDF データシートのダウンロード (PDF)


PCI Express - AHBブリッジ
DesignWare PCIeポート・ロジックからAMBA 2.0 AHBオンチップ・バスへのブリッジ
PDF データシートのダウンロード (PDF)


PCI Express - AXIブリッジ
DesignWare PCIeポート・ロジックからAMBA 3 AXI/4 AXIオンチップ・バスへのブリッジ
PDF データシートのダウンロード (PDF)


シングル・ポートI/O仮想化IP
広範囲のASICおよびFPGAテクノロジ向けに、ユーザ・フレンドリーなアプリケーション・インターフェースとタイミング収容性を備え、SoCデザインへの統合を迅速かつ用意に実施できます
PDF データシートのダウンロード (PDF)


PCIe 4.0 PHY IP
非常に多くのファウンドリおよびプロセスに対応する、16Gbps動作のマルチ・チャネルかつ高性能PCIe PHY IP
PDF データシートのダウンロード (PDF)


PCIe 3.1 PHY IP
非常に多くのファウンドリおよびプロセスに対応する、8Gbps動作のマルチ・チャネルかつ高性能PCIe PHY IP
PDF データシートのダウンロード (PDF)


PCIe 2.1 PHY IP
非常に多くのファウンドリおよびプロセスに対応する、5Gbps動作のマルチ・チャネルかつ低BOMコストを実現するPCIe PHY IP
PDF データシートのダウンロード (PDF)


PCIe 1.1 PHY IP
非常に多くのファウンドリおよびプロセスに対応する、2.5Gbps動作のマルチ・チャネルPCIe PHY IP
PDF データシートのダウンロード (PDF)


M-PCIe IP
ルート・ポート、エンドポイント、デュアル・モードおよびスイッチ・デバイスの構築に必要なポート・ロジックを統合する、スケーラブルなコントローラIP
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
PCIe IPのプロトタイピング、ソフトウェア開発および統合を加速


IP Virtualizer Development Kits
早期のソフトウェア立ち上げ、デバッグとテストのためのソフトウェア開発キット


インターフェースIPサブシステム
迅速なSoC統合のためのコンフィギュラブルかつ事前検証済みのIPソリューション
PDF データシートのダウンロード (PDF)


検証用IP
PCIe向けVC VIPはPCIe 4.0, 3.1, 2.1, 1.1、PIPE、SerDes、全ての主要なシミュレータとM-PHYをサポートし、Root ComplexもしくはEndpointとして動作します。オプションとしてソース・ベースのテスト・スイートおよびNVMeを含みます。
PDF データシートのダウンロード (PDF)

  • PCI/PCI-X
  • シリコン実証済みPCIおよびPCI-X IPソリューションmore

PCI
PCIバスまたはアプリケーション・インターフェイスのいずれかで32ビットまたは64ビットのバス・パスをサポートし、PCI 2.3仕様に準拠しています。
PDF データシートのダウンロード


PCI-X
32ビットまたは64ビットのPCI-Xバス・パスをサポートし、PCI-X 2.0(mode1)(1.0aとも呼ばれます)とPCI 2.3の各仕様に準拠しています。
PDF データシートのダウンロード


検証用IP
DesignWare検証用IPでは、設計に基づいてPCIまたはPCI-Xの仮想システムを作成でき、迅速かつ効率的なテストの生成が可能になります。
PDF データシートのダウンロード

  • SATA
  • インターオペラブルで完全なSATA IPソリューション: デバイス、ホスト、PHY、VIPmore

SATAの完全なソリューション
ホスト、デバイス、PHY、検証用IPで構成される包括的SATA IPソリューション。
PDF データシートのダウンロード


エンタープライズ 12G PHY
シリコン検証済みのSATA 6Gbps対応PHY
PDF データシートのダウンロード


SATA PHY
低消費電力で面積を抑えたPHYは、ジッタやレシーバの感度のように重要な性能の面で、電気仕様を大幅に上回っています。
PDF データシートのダウンロード


検証用IP
シノプシスのSATA VIPはGen1/2/3のホストおよびデバイスの挙動を再現します。主要な全てのシミュレータに対応します。
PDF データシートのダウンロード(PDF)

  • USB
  • 完全なシリコン実証済みUSB IPソリューション: コントローラ、PHY、VIPmore

USBの完全なソリューション
USBタイプC、USB3.1、USB3.0、SSIC、HSIC、USB 2.0、LPM-HSICなどに対応する、コントローラ、PHY IP、検証用IP、IP Prototyping Kits、IP software development kitを含む完全なUSB IPソリューション
PDF データシートのダウンロード


USB-C 3.1/DisplayPort 1.3 TX IP
USB-C 3.1/DisplayPort 1.3 PHY、HDCP2.2コンテンツ保護を含むUSB-C 3.1/DisplayPort 1.3コントローラ、検証用IP、IPサブシステム、IP Prototyping KitsおよびIPソフトウェア開発キット
PDF データシートのダウンロード


USB-C/USB3.1 PHY
デバイスおよびホスト機能のSoC組み込み向けのUSB-C 3.1 PHY(USBタイプCをサポート)およびUSB3.1 PHY IP
PDF データシートのダウンロード


USB3.1コントローラ
デバイス、xHCIおよびデュアル・ロール・デバイス向けコントローラIP
PDF データシートのダウンロード


USB 3.0 Dual-Role Device
SuperSpeed、High-Speed、Full Speed、Low SpeedおよびSSIC、HSIC、OTG機能もサポートする、デバイスおよびホスト用途向けのUSB3.0規格準拠IP


USB3.0 xHCI ホスト
SuperSpeed、High-Speed、Full Speed、Low SpeedおよびSSIC、HSIC機能もサポートする、ホスト用途向けのUSB3.0規格準拠IP


USB3.0 デバイス
SuperSpeed、High-SpeedおよびSSIC、HSIC機能もサポートする、デバイス用途向けのUSB3.0規格準拠IP


USB-C/USB 3.0 PHY
デバイスおよびホスト機能のSoC組み込み向けのUSB-C 3.0 PHY(USBタイプCをサポート)およびUSB3.0 PHY IP
PDF データシートのダウンロード (PDF)


USB-C/USB 3.0 femtoPHY
USB3.0の完全機能(SuperSpeed、High Speed、Full Speed、Low Speed)を、従来のUSB3.0 PHY IPの約半分の面積で実現
PDF データシートのダウンロード


IoT向けUSBタイプC 2.0ソリューション
低コストかつ高電力効率が求められるIoTエッジ・アプリケーション向けに最適化されたコントローラおよびPHY
PDF データシートのダウンロード (PDF)


USB 2.0 HS OTG
標準の高速デュアル・ロール・デバイス(DRD)として実行され、USB 2.0準拠のペリフェラルまたはUSB 2.0ホストとして機能します。
PDF データシートのダウンロード


USB 2.0 EHCIホスト
USB 2.0エンハンスド・ホスト・コントローラ・インターフェイス(EHCI)とUSB 1.1オープン・ホスト・コントローラ・インターフェイス(OHCI)1.0の各仕様に準拠しています。
PDF データシートのダウンロード


USB 2.0デバイス
USB 2.0仕様に準拠しています。 高速(480 Mbps)、フルスピード(12 Mbps)、低速(1.5 Mbps)のデバイスおよびUSB 2.0 UTMIをサポートします。
PDF データシートのダウンロード


USB 2.0 PHY
USB2.0のデバイスおよびホスト向けのタイプC対応USB2.0 PHY IP


USB 2.0 femtoPHY
タイプC接続を含む、USB2.0の完全機能(High Speed、Full-Speed、Low-Speed)を、従来のUSB2.0 PHY IPの約半分の面積で実現
PDF データシートのダウンロード


USB 2.0 picoPHY
USB 2.0 picoPHYは、タイプC接続、Battery Charging v1.1とOTG 2.0の各仕様をサポートし、低消費電力と小面積を実現するように設計されています。
PDF データシートのダウンロード


USB 2.0 nanoPHY
USB 2.0仕様に準拠しています。 USB 2.0 nanoPHYは、45nm、55nm、65nmの主要なローパワーCMOSデジタル・ロジック・プロセスを対象としています。
PDF データシートのダウンロード


USB 2.0 LPM-HSIC PHY
USB 2.0仕様に準拠しています。 1.2V LVCMOSシグナリングをサポートし、トランスミッタ、レシーバ、デジタル・コア、ESD、480 Hz PLLを含むPHYが統合されています。
PDF データシートのダウンロード


USB 1.1ホスト
USB 1.1ホストはUSB 1.1仕様に準拠しています。 フルスピードと低速をサポートし、USB 2.0およびOpen HCI 1.0の各仕様と互換性があります。
PDF データシートのダウンロード


USB 1.1デバイス
USB 1.1デバイスはUSB 1.1仕様に準拠しています。 フルスピードおよび低速のデバイスをサポートします。


USB 1.1ハブ
USB 1.1ハブはUSB 1.1仕様に準拠しています。 下流ポートで低速およびフルスピードのデバイスをサポートします。
PDF データシートのダウンロード


IP Prototyping Kits
リファレンス・デザインとHAPS-DX FPGAベース・プロトタイピング・システムを用いて、USB3.1およびUSB3.0 IPを用いた開発を加速


検証用IP
USB VIPはUSB 3.1、3.0、2.0およびOTGに対応し、ホスト、デバイスそしてハブの挙動を再現します。本VIPはシノプシスのSystemVerilog UVMをベースにしており、主要な全てのシミュレータに対応します。
PDF データシートのダウンロード(PDF)

  • IP Prototyping Kits
  • 実証済IPとリファレンス・デザインによりプロトタイプへのIP実装を数分で開始more

 
実証済みリファレンス・デザインを実装したHAPS-DX プロトタイピング・システム、PHYドータ・ボードおよび、仮想もしくはリアル環境でのLinuxOSおよびリファレンス・ドライバが動作するソフトウェア開発プラットフォームを同梱


 
Linuxとリファレンス・ドライバが動作するマルチコアARM Cortex-A57リファレンス・デザインと、コンフィグラブルなDesignWare IPモデルを同梱

  • IPサブシステム
  • 迅速なIP統合のためのコンフィギュラブルかつカスタマイズ可能なサブシステムmore

 
コンフィグラブルかつカスタマイズ可能なサブシステムを用いたSoC開発により、リスクの低減と迅速な市場への展開を加速