DesignWare DDR IPソリューション 

DDR

概要 

DesignWare® DDRメモリー・インターフェイスIPファミリは、高性能DDR4、DDR3、DDR2、LPDDR、LPDDR2、LPDDR3、LPDDR4 SDRAMまたはメモリー・モジュール(DIMM)とのインターフェイスを1つ以上必要とするシステムオンチップ(SoC)向けに、完全なIPソリュー ションを提供します。DesignWare DDRメモリー・インターフェイスIPでは、スケーラブルなデジタル・コントローラIP、ビット当たり最大3200Mbpsのシリコン実証済みメモリー・システム・パ フォーマンスを達成する統合型のハードマクロであるPHY IPと検証用IPを組み合わせると、広帯域データ・レート、低消費電力、高度なシグナリング機能などの特長を備えた最適化済みの完全なソリューションが実 現します。

Synopsys DesignWare DDR PHY IPコアは、下記にあるPHYの詳細タブの通り7種類あります。

すべてのDFIコンパチブルDDR PHYはシノプシス独自のDesignWare DDR PHY Compilerでサポートされています。

シノプシスのDesignWare拡張ユニバーサルDDRメモリコントローラとプロトコルコントローラIPはDFI互換インターフェースを搭載しており、低レイテンシと小面積でありながら、広帯域を実現しています。特定用途向けの2付加機能としてAMBA AXI/AXI4のQoSとRAS機能があり、ご要望に沿った領域と機能を持ったコントローラを提供します。DDRメモリー・サブシステムの最適化のためのDesignWare DDR Explorerを御確認ください。

シノプシスはDDR IPプロバイダとしてNo.1を維持しています。シノプシスが信頼できるDDR IPパートナーである理由はこちらをご覧ください。

DDRの完全なソリューションのデータシート

 
  • DDR4
  • 最大3200Mbpsまでの完全なDDR4 IPソリューション 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。
PDF データシートのダウンロード (PDF)


DDR4/3 PHY
組み込みキャリブレーション・プロセッサを備えた高性能PHYであり、3200MbpsまでのDDR4と2133MbpsまでのDDR3/DDR3Lに対応
PDF データシートのダウンロード (PDF)


DDR4 multiPHY
2667MbpsまでのDDR4、2133MbpsまでのDDR3/3L/3Uと、2133MbpsまでのLPDDR3/2に対応
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
IPプロトタイピング、ソフトウェア開発と統合を加速


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

  • LPDDR4
  • 2133Mbpsまでの低消費電力向けの完全なLPDDR4 IPソリューション 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。


LPDDR4 multiPHY
最大3200MbpsまでのLPDDR4およびDDR4、最大2133MbpsまでのLPDDR3およびDDR3/3L/3Uをサポート
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
IPプロトタイピング、ソフトウェア開発と統合を加速


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

  • DDR3/3L/3U
  • 完全なDDR3 IPソリューション: コントローラ、PHY、VIP、開発キットなど 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。
PDF データシートのダウンロード (PDF)


基本DDRコントローラ
JEDEC標準のDDR3, DDR2, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラ
PDF データシートのダウンロード (PDF)


DDR4/3 PHYs
組み込みキャリブレーション・プロセッサを備えた高性能PHYであり、3200MbpsまでのDDR4と2133MbpsまでのDDR3/DDR3Lに対応
PDF データシートのダウンロード (PDF)


DDR4 multiPHY
2667MbpsまでのDDR4、2133MbpsまでのDDR3/3L/3Uと、2133MbpsまでのLPDDR3/2に対応
PDF データシートのダウンロード (PDF)


DDR3/2 SDRAM PHYs
2133MbpsまでのDDR3/3LおよびDDR2に対応
PDF データシートのダウンロード (PDF)


Gen 2 DDR multiPHY
2133MbpsまでのLPDDR3/2およびDDR3/3L/3Uに対応
PDF データシートのダウンロード (PDF)


DDR multiPHY
1066MbpsまでのLPDDR2, LPDDR, DDR3/3L/3UおよびDDR2に対応
PDF データシートのダウンロード (PDF)


DDR2/3-Lite/mDDR SDRAM PHY
1066MbpsまでのモバイルDDR, DDR2およびDDR3 SDRAMに対応する、面積および機能を最適化したIPソリューション
PDF データシートのダウンロード (PDF)


IP Prototyping Kits
IPプロトタイピング、ソフトウェア開発と統合を加速


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

  • LPDDR3
  • 完全なLPDDR3 IPソリューション: コントローラ、PHY、VIP、開発キットなど 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。
PDF データシートのダウンロード (PDF)


基本DDRコントローラ
JEDEC標準のDDR3, DDR2, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラ
PDF データシートのダウンロード (PDF)


LPDDR4 multiPHY
最大3200MbpsまでのLPDDR4およびDDR4、最大2133MbpsまでのLPDDR3およびDDR3/3L/3Uをサポート
PDF データシートのダウンロード (PDF)


DDR4 multiPHY
2667MbpsまでのDDR4、2133MbpsまでのDDR3/3L/3Uと、2133MbpsまでのLPDDR3/2に対応
PDF データシートのダウンロード (PDF)


Gen 2 DDR multiPHY
2133MbpsまでのLPDDR3/2およびDDR3/3L/3Uに対応
PDF データシートのダウンロード (PDF)


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

  • DDR2
  • 完全なDDR2 IPソリューション: コントローラ、PHY、VIP、開発キットなど 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。
PDF データシートのダウンロード (PDF)


基本DDRコントローラ
JEDEC標準のDDR3, DDR2, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラ
PDF データシートのダウンロード (PDF)


DDR multiPHY
1066MbpsまでのLPDDR2, LPDDR, DDR3/3L/3UおよびDDR2に対応
PDF データシートのダウンロード (PDF)


DDR3/2 SDRAM PHY
2133MbpsまでのDDR3/3LおよびDDR2に対応
PDF データシートのダウンロード (PDF)


DDR2/3-Lite/mDDR SDRAM PHY
1066MbpsまでのモバイルDDR, DDR2およびDDR3 SDRAMに対応する、面積および機能を最適化したIPソリューション
PDF データシートのダウンロード (PDF)


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

  • LPDDR2
  • 完全なLPDDR2 IPソリューション: コントローラ、PHY、VIP、開発キットなど 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。
PDF データシートのダウンロード (PDF)


基本DDRコントローラ
JEDEC標準のDDR3, DDR2, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラ
PDF データシートのダウンロード (PDF)


DDR4 multiPHY
2667MbpsまでのDDR4、2133MbpsまでのDDR3/3L/3Uと、2133MbpsまでのLPDDR3/2に対応
PDF データシートのダウンロード (PDF)


Gen 2 DDR multiPHY
2133MbpsまでのLPDDR3/2およびDDR3/3L/3Uに対応
PDF データシートのダウンロード (PDF)


DDR multiPHY
1066MbpsまでのLPDDR2, LPDDR, DDR3/3L/3UおよびDDR2に対応
PDF データシートのダウンロード (PDF)


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

  • LPDDR/mDDR
  • 完全なLPDDR IPソリューション: コントローラ、PHY、VIP、開発キットなど 

拡張DDRコントローラ
JEDEC標準のDDR4, DDR3, DDR2, LPDDR4, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラIPであり、ARM® AMBA® (AXI4, AXI3)バスおよびネイティブ・バスをサポートし、QoSやRAS拡張に対応します。また、DDR Explorerで構成の最適化を行えます。
PDF データシートのダウンロード (PDF)


基本DDRコントローラ
JEDEC標準のDDR3, DDR2, LPDDR3, LPDDR2およびLPDDR/モバイルDDR SDRAMをサポートするDDRメモリおよびプロトコル・コントローラ
PDF データシートのダウンロード (PDF)


DDR multiPHY
1066MbpsまでのLPDDR2, LPDDR, DDR3/3L/3UおよびDDR2に対応
PDF データシートのダウンロード (PDF)


DDR2/3-Lite/mDDR SDRAM PHY
1066MbpsまでのモバイルDDR, DDR2およびDDR3 SDRAMに対応する、面積および機能を最適化したIPソリューション
PDF データシートのダウンロード (PDF)


IP Virtualizer Development Kits
仮想プロトタイプ上のARMベースのSDKを用いて、ソフトウェアの立ち上げ、デバッグとテストを実施


インターフェースIPサブシステム
SoCへの迅速なIPの統合における労力とコストを低減


検証用IP
DDRインターフェースを検証

シノプシスは5つのDesignWare DDR PHY IPコアを提供します。これらによって、様々なSDRAM規格と転送レート
をサポートします。詳細は以下の通りです。

DesignWare DDR PHY 対応SDRAM規格 /
最大データレート
メモリコントローラへのI/F 特徴
DDR2/3-Lite/mDDR DDR3 / 1066 Mbps
DDR2 / 1066 Mbps
LPDDR / 400 Mbps
DFI 2.1 65 - 40nmプロセスを使用し、1066MbpsまでのDDR3/DDR2、およびLPDDRに対応
DDR3/2 DDR3 / 2133 Mbps
DDR2 / 1066 Mbps
DFI 2.1 65 - 28nmプロセスを使用し、2133MbpsまでのDDR3に対応した高性能PHY
DDR multiPHY DDR3 / 1066 Mbps
DDR2 / 1066 Mbps
LPDDR / 400 Mbps
LPDDR2 / 1066 Mbps
DFI 2.1 65 - 28nmプロセスを使用し、1066MbpsまでのDDR3/DDR2、およびLPDDR/LPDDR2に対応
Gen 2 DDR multiPHY DDR3 / 2133 Mbps
LPDDR2 / 1066 Mbps
LPDDR3 / 1600 Mbps
DFI 3.1 28-nmとそれ以降のプロセスを使用し、1600MbpsまでのモバイルSDRAM (LPDDR3)、および2133MbpsまでのDDR3に対応した高性能PHY
DDR4 multiPHY DDR4 / 2667 Mbps
DDR3 / 2133 Mbps
LPDDR2 / 1066 Mbps
LPDDR3 / 1600 Mbps
DFI 3.1 28-nmとそれ以降のプロセスを使用し、2667MbpsまでのDDR4/3、および1600MbpsまでのモバイルSDRAM (LPDDR2/3)に対応した高性能PHY