Fusion 技术

它在综合、布局布线和签核验收领域中重新定义了传统 EDA 工具的边界，与业界首屈一指的数字设计产品共享引擎，并且使逻辑和物理表达共用一个独特的、统一的数据模型。Fusion 技术让整个新思科技 Design Platform 采用一套 DNA 骨架，包括 IC Compiler II 布局布线、Design Compiler Graphical 综合、PrimeTime signoff、StarRC 提取、IC Validator 物理验证、DFTMAX 测试、TetraMAX II 自动测试向量生成（ATPG）以及 Formality 等价性验证。它提供了 Design Fusion、 ECO Fusion,、Signoff Fusion 和 Test Fusion，用最少的迭代以及无法超越的设计频率、功耗和面积实现最可预测的 RTL-to-GDSII 流程。

• Signoff Fusion 通过在IC Compiler II 中本地引入 PrimeTime 静态时序分析，StarRC 提取，PrimePower和 RedHawk™ 分析融合金牌 signoff 分析，提高流量可预测性，从而加快 signoff 收敛。使用PrimeTime 的黄金 signoff 主干消除了对优化和 signoff 的过多设计余量和过度约束的需要，从而实现完美的关联性，降低悲观性并且达到优化和 signoff 上的卓越 QoR。
• ECO Fusion 建立在融合的 signoff 功能的基础上，通过在 IC Compiler II 的物理实现阶段允许快速设计更改，减少对过度 ECO 迭代的需求，从而实现更快的时序收敛并将设计周期缩短高达 30％。
• Test Fusion 是将 design-for-test（DFT）RTL 分析和 DFT 综合集成到实现中的组合，可实现最佳QoR，同时降低芯片测试成本和周转时间。